数字电子课程设计.docx

数字电子课程设计.docx

《数字电子课程设计.docx》由会员分享，可在线阅读，更多相关《数字电子课程设计.docx（21页珍藏版）》请在冰豆网上搜索。

数字电子课程设计

湖南工业大学

课程设计

资料袋

电气与信息工程学院（系、部）2012～2013学年第1学期

课程名称电子技术课程设计指导教师职称

学生姓名专业班级学号

题目

成绩

目录清单

序号

材料名称

资料数量

备注

1

课程设计任务书

2

份

2

课程设计说明书

2

份

3

课程设计图纸

24

张

4

总计资料

28

5

6

课程设计任务书

2012年～2013学年第1学期

电气与信息工程学院（系、部）

课程名称：

电子技术课程设计

设计题目：

电子钟及篮球比赛24秒计时器设计

完成期限：

自

内

容

及

任

务

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟。

而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法，且由于数字钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

二、数字时钟设计要求

（1）设计指标

1、时间以12小时为一个周期；

2、显示时、分、秒；

3、具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

4、计时过程具有报时功能，当时间的分钟数为你的学号的最后2位时进行灯光报时；

5、脉冲信号由555震荡电路提供，选择合适的元件参数。

（2）设计要求

1、画出电路原理图（或仿真电路图）；

2、元器件及参数选择；

3、列出实验数据和时序波形；

4、电路仿真与调试（用EWB软件）。

（3）编写设计报告写出设计的全过程，附上有关资料和图纸，有心得体会。

三、篮球比赛24秒计时器

（1）设计指标

1、具有24秒计时功能；

2、设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；

3、在直接清零时，要求数码显示器灭灯；

4、计时器为24秒递减时,计时间隔为1秒；

5、计时器递减到零时，数码显示器不能灭灯，同时发出光电报警信号；

6、将24秒递减计时器改为24秒递增计时器，试问电路要作哪些相应的改动。

（2）设计要求

1、画出电路原理图（或仿真电路图）；

2、元器件及参数选择；

3、列出实验数据和时序波形；

4、电路仿真与调试（用EWB软件）。

（3）编写设计报告写出设计的全过程，附上有关资料和图纸，有心得体会。

三、设计工作量

电子钟电路设计说明书一份；

电子钟电路原理图一份；

篮球比赛24秒计时器设计说明书一份；

篮球比赛24秒计时器原理图一份；

进

度

安

排

起止日期

工作内容

2012.12.31

讲授设计的一般步骤和方法、设计的要求、布置设计题目。

2013.1.1～2013.1.3

学生进行设计

2013.1.4

学生修改、打印设计报告

主

要

参

考

资

料

（1）康华光电子技术基础模拟部分（第五版）高等教育出版社2007年

（2）彭容修数字电子技术基础武汉：

华中理工大学出版社2000年

（3）瞿安连应用电子技术北京：

科学出版社2003年

指导教师（签字）：

年月日

系（教研室）主任（签字）：

年月日

电子技术课程设计

设计说明书

电子钟及篮球比赛24秒计时器设计

起止日期：

学生姓名

班级

学号

成绩

指导教师（签字）

电气与信息工程学院（部）

电子钟设计

设计目的及要求

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟。

而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法，且由于数字钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

（1）设计指标

①时间以24小时为一个周期；

②显示时、分、秒；

③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

④计时过程具有报时功能，当时间到达的秒数为你的学号时进行灯光报时；

⑤脉冲信号由555震荡电路提供，选择合适的元件参数。

（2）设计要求

①画出电路原理图（或仿真电路图）；

②元器件及参数选择；

③电路仿真与调试（用EWB软件）；

（3）编写设计报告写出设计的全过程，附上有关资料和图纸，有心得体会。

1）设计任务

1、设计思路图如下

开始

用555输出秒脉冲

设计60进制计数器

设计12进制计数器

数码管显示

设计校正

设计报时

完成

2、选用芯片说明

①74290芯片说明

a.外部管脚图

b.芯片简要说明

异步清零端MR1,MR2为高电平时，只要置9端MS1,MS2有一个为低电平，就可以完成清零功能。

当MS1,MS2均为高电平时，不管其他输入端状态如何，就可以完成置9功能。

当MR1,MR2中有一个以及MS1,MS2中有一个同时为低电平时，在时钟端/CP0,/CP1脉冲下降沿作用下进行计数操作：

a）十进制计数。

应将/CP1与Q0连接，计数脉冲由/CP0输入。

b）二、五混合进制计数。

应将/CP0与Q1连接，计数脉冲由/CP1输入。

c）二分频、五分频计数。

Q0为二分频输出，Q1~Q3为五分频输出。

引出端符号：

/CP0二分频时钟输入端（下降沿有效）

/CP1五分频时钟输入端（下降沿有效）

Q0~Q3输出端

MR1,MR2异步复位端

MS1.MS2异步置9端

c.74290的功能表

复位输入

置位输入

时钟

输出

MR1

MR2

MS1

MS2

CP

QAQBQCQD

H

H

L

X

X

LLLL

H

H

X

L

X

LLLL

X

X

H

H

X

HLLH

L

X

L

X

↓

计数

L

X

X

L

↓

计数

X

L

L

X

↓

计数

X

L

X

L

↓

计数

②555定时器芯片介绍

555定时器是一种中规模集成电路，外形为双列直插8脚结构，体积很小，使用起来方便。

只要在外部配上几个适当的阻容元件，就可以构成史密特触发器、单稳态触发器及自激多谐振荡器等脉冲信号产生与变换电路。

它在波形的产生与变换、测量与控制、定时电路、家用电器、电子玩具、电子乐器等方面有广泛的应用。

集成555定时器有双极性型和CMOS型两种产品。

一般双极性型产品型号的最后三位数都是555，CMOS型产品型号的最后四位数都是7555.它们的逻辑功能和外部引线排列完全相同。

器件电源电压推荐为4．5～12V，最大输出电流200mA以内，并能与TTL、CMOS逻辑电平相兼容。

其主要参数见表8.1。

555定时器的内部电路框图及逻辑符号和管脚排列分别如图2.1和图2.2所示。

图2.2555定时器逻辑符号和引脚

图2.1555定时器内部结构

3.各个分电路说明

①用555定时器构成多谐振荡器

用555定时器构成多谐振荡器，输出稳定的秒脉冲，作为时间基准。

如下图

555定时器组成的振荡器电路给数字钟提供一个频率为1Hz的方波信号。

其中OUT为输出。

电路采用电阻、电容组成RC定时电路，用于设定脉冲的周期和宽度。

调节RW或电容C，可得到不同的时间常数；还可产生周期和脉宽可变的方波输出。

T1=0.7R2C,T2=0.7（R1+R2）C

所以振荡周期计算公式：

T=T1+T2≈0.7（R1+2R2）C

图3.1自激多谐振荡器电路和波形图

②时间计数器电路

时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器.

a.用两片74290组成12进制递增计数器

个位同样接成十进制形式，十位通过QA与CLKB＇外部连接，向显示屏间隔地输出“0”与“1”，组成12进制递增计数器。

如下图

b．用两片74290组成60进制递增计数器

利用两片74290组成的60进制计数器如下图所示，输入计数脉冲CP加在CLKA’端，把QA与与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。

通过反馈端，控制清零端清零，其中个位接成十进制形式，十位接成六进制形式。

秒和分计数均由60进制递增计数器来完成。

以上由计数器和七段显示数码管组成数字钟的基本计数和显示电路。

③校时功能的实现

如电路图，将时、分电路的计数器直接接到振荡器，再分别由开关“Q”及“SPACE”控制电路的接通与断开，实现调时、调分。

在实验实现过程中使用的是通过开关（普通开关）来实现高低电平的切换，手动赋予需要的高低电平来实现脉冲的供给，将脉冲提供到所需要的输入端口，实现校时，仿真过程中能够正常校时并且在校时的时候达到了预定的效果。

④报时的实现

报时功能的实现原理较为简单，即对所需要报时的输出量进行控制，并对控制产生的信号作为显示的信号源。

例如：

当时间到达的秒数为我的学号38时进行灯光报时，即输出的结果为：

00111000时，将“1”的部分接一个非门，再与或非门相连，“0”的部分直接接或非门，然后再接一个显示灯。

如下图：

4、总电路说明

总电路

元器件清单

元器件

数量

元器件

数量

元器件

数量

74290

6

或非门

1

电阻（1K）

2

555定时器

1

非门

3

电容（480uf）

1

数码管

6

与门

3

电容（0.01uf）

1

灯

1

单刀双掷开关

2

Vcc（电源）

GND（地）

设计总结

为期一周的第一个数字电子课程设计电子时钟的设计结束了，通过此次课程设计，收获颇多。

不但巩固了自己的知识，而且培养了自己的实践动手能力。

在此次的电子钟设计过程中，使自学了74290芯片，并掌握了各芯片的工作原理及其相互联系的作用。

将以前学过的零散的数电知识有机的、系统的联系起来，培养了自己分析和设计数字电路的能力。

在时间计数器的设计中，连接六进制，十进制，六十进制的进位及十二进制的接法中，要求熟悉逻辑电路及其各芯片的引脚功能，那么在电路出错时能准确地找出错误并及时纠正。

在分析和设计的思路过程中，培养了我的设计思维，使我在逻辑电路的分析和设计上有了很大的进步，加深了我对计数器，555定时器及振荡器的认识，进一步增加了我对一些常见器件的了解，还使自己深刻的认识到《数字电子技术》这门课程的重要性。

同时，通过查阅相关方面的书籍也培养了自己独立思考的能力。

篮球比赛24秒计时器设计

设计目的及要求

（1）设计指标

1、具有24秒计时功能；

2、设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；

3、在直接清零时，要求数码显示器灭灯；

4、计时器为24秒递减时,计时间隔为1秒；

5、计时器递减到零时，数码显示器不能灭灯，同时发出光电报警信号；

6、将24秒递减计时器改为24秒递增计时器，试问电路要作哪些相应的改动。

（2）设计要求

1、画出电路原理图（或仿真电路图）；

2、元器件及参数选择；

3、列出实验数据和时序波形；

4、电路仿真与调试（用EWB软件）。

（3）编写设计报告写出设计的全过程，附上有关资料和图纸，有心得体会。

设计任务

灯管显示

包括秒脉冲发生器、计数器、译码与显示电路、报警电路和控制电路（辅助时序控制电路）等五个部分组成。

计时电路递减计时，每隔1秒钟，计时器减1。

其中计数器和控制电路是系统的主要部分。

计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示与灭灯等功能。

当计时器递减计时到零（既定时时间到）时，显示器上显示00，同时二极管闪亮。

设计思路：

秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包括控制电路。

四、主要元器件原理介绍

1、共阴极数码管

数码显示器可显示系统的运行状态及工作数据，我们所选用的是发光二极管（LED）显示器，它分为两种，共阴极（BS201/202）与共阳极（BS211/212），我们所选的是共阴极，它是将发光二极管的阴极短接后作为公共极，当驱动信号为高电平时，阴极必须接低电平，才能够发光显示。

共阴极数码管的外引脚及内部电路如下图：

2、七段显示译码器74LS48

驱动共阴极显示器的译码器输出为高电平有效，所以选用74LS48驱动共阴极的发光二极管显示器。

下图是74LS48外引线排列图与功能表：

74LS48工作原理：

译码器输入端为二进制码，经译码器后，输出端分别与七段显示器的的输入端对应连接。

⑴消隐（灭灯）输入端BI为低电平有效。

当消隐（灭灯）输入端BI=0时，不论其余输入端状态如何，所有输出为零，数码管七段全暗，无任何显示；当消隐输入端BI=1时译码器译码。

⑵灯测试（试灯）输入端LT为低电平有效。

当灯测试（试灯）输入端=0（/=1）时，不论其余输入端状态如何，所有输出为1，数码管七段全亮，显示8。

可用来检查数码管、译码器有无故障；当灯测试输入端LT=1时译码器译码。

⑶脉冲消隐（动态灭灯）输入RBI为低电平有效。

当RBI=1时，对译码器无影响；当BI=LT=1时，若RBI=0，输入数码是十进制的零时，数码管七段全暗，不显示；输入数码不为零时，则照常显示。

在实际使用中有些零是可以不显示的，如004.50中的百位的零可不显示；若百位的零可不显示，则十位的零也可不显示；小数点后第二位的零，不考虑有效位时也可不显示。

脉冲消隐输入RBI=0时，可使不显示的零消隐。

3、8421BCD码递减计数器

计数器选用中规模集成电路74LS192进行设计较为简便。

74LS192是十进制可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加锁计数功能。

其中CPU、CPD分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。

LD是异步并行置数控制端（低电平有效）,CO、BO分别是进位、借位输出端（低电平有效）,CR是异步清除端,D0～D3是并\行数据输入端，Q3～Q0是输出端。

我们将用到的是它的减计数功能。

下图是74LS192外引线排列图与功能表：

74LS192的工作原理是：

当/LD=1,CR=0时，若时钟脉冲加入到CPU端，且CP置数=1,则计数器在预置数的基础上完成加计数功能，当加计数到9时，/CO端发出进位下跳变脉冲；若时钟脉冲加入到CPD端，且CPU=1，则计数器在预置数的基础上完成减计数功能，当减计数到0时，/BO端发出借位下跳变脉冲。

由74LS192构成的24递减计数器其预置数为N=（00100100）8421BCD=（24）10。

它的计数原理是：

只有当低位/BO1端发出借位脉冲时，高位计数器才作减计数。

当高、低位计数器处于全零，且CPD为0时，置数端/LD2=0,计数器完成并行置数，在CPD端的输入时钟脉冲作用下，计数器再次进入下一循环减计数。

4、555振荡模块

如下图，由NE555构成的多谐振振荡器，接通电源后，电容C1被充电，VC上升，当VC上升到2/3VCC时，触发器被复位，同时放电BJTT导通，此时V0为低电平，电容C通过R2和T放电，使VC下降，当下降至1/3VCC时，触发器又被置位，V0翻转为高电平。

当C放电结束时，T截止，VCC将通过R2和R1、RE向电容器充电，VC由1/3VCC上升到2/3VCC。

当VC上升到2/3VCC时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为：

f=1.43/[（R1+2R2）C]。

5电路说明

A：

555定时电路

B：

当减计时为0时，根据数码管特性，同样运用或非门，再加上个与门，使得报警灯亮。

当现实为0时，啊，a,b,c,d,e,f均为1，而g为0，所以前者均加非门再接上或非门。

后面的和前面就一样。

C：

外部开关电路

D：

减计数译码显示

通过74192的减计数，与7448译码结合。

从555产生的脉冲，使得从24秒递减。

首先复位后使用置数功能将十位置数为2，个位置数为4.

减计数器总电路

加计数总电路

思路，由于74192没有保持功能，将线路改造为与非门变为或非门，然后down变为UP，复位就可以直接用CLR。

当加计数到24，通过置数功能，将数据锁住，不再往上计数。

元器件清单

元件名称

型号

数量

备注

数码管

共阴极

2

七段译码显示器

74LS48

2

16脚

8421BCD码计数器

74LS192

2

16脚

脉冲电路

555

1

8脚

七输入或非门

—

2

非门

—

13

电容

—

2

电阻

Rest

2

开关

按键、拨动

3

四输入或非门

—

2

二输入与门

—

1

二输入与非门

—

2

三输入与非门

—

1

设计总结

此次课程设计中，我们将课本理论知识与实际应用联系起来。

按照书本上的知识和老师讲授的方法，分析研究此次电路设计任务和要求，然后按照分析的结果进行实际连接操作，检测和校正，再进一步完善电路。

在其中遇到一些不解和疑惑的地方，还有出现的一些未知问题，查阅网上资料，我们都认真分析，然后对讨论出的结果进行实际检测校正。

通过这两次电路设计，我们加深了对课本知识的认识理解，对电路设计方法和实际电路连接也有了一定的初步认识。

也对数字电子技术有了更深的认识。

最后，感谢陈老师的指导！