课程设计报告格式.docx

课程设计报告格式.docx

《课程设计报告格式.docx》由会员分享，可在线阅读，更多相关《课程设计报告格式.docx（10页珍藏版）》请在冰豆网上搜索。

课程设计报告格式

《CPLD/FPGA原理及应用课程设计》

课程设计报告

题目：

TFT显示屏应用设计

院（系）：

信息科学与工程学院

专业班级：

电子科学与技术1102班

学生姓名：

张浩

学号：

20111185072

指导教师：

马玲

2013年12月9日至2013年12月20日

华中科技大学武昌分校制

CPLD/FPGA原理及应用课程设计任务书

一、设计题目

TFT显示屏应用设计

二、设计主要内容

1、熟悉用EDA进行ROM设计以及初始化内容的设置方法。

2、通过ROM初始化内容的设置可以在LED显示屏上显示自己的姓名学号。

3、通过查阅相关资料，对LED的功能进行扩展，掌握应用FPGA进行一个项目开发的工作流程。

三、原始资料

红芯电子FPGA开发板资料

四、要求的设计成果

1、学会EDA设计的开发流程。

2、源程序的修改以及关键语句的解释。

3、将程序下载到EDA实验箱上的FPGA芯片中进行功能演示，并能现场回答老师的提出的问题。

4、重点分析在设计的过程当中遇到的问题以及解决问题的方法。

五、进程安排

第1天：

老师讲解课程设计目的、意义，布置课题任务，学生分组选题。

第2天：

学生根据所选课题自己下去通过网络或者其他途径寻找课题相关设计资料。

第3-7天：

在实验室或者自己的电脑上完成课题的程序以及相关的功能仿真通过。

第8天：

在实验室结合EDA实验箱完成程序的调试以及功能的实现。

第9天：

通过老师的验收并回答老师的提问。

第10天：

下去完成课程设计报告。

六、主要参考资料

[1]刘波文张军何勇.FPGA嵌入式项目开发北京：

北京航空航天大学出版社，2012

[2]杨军李彤.基于FPGA的SOPC实践教程北京：

科学出版社2010

[3]吴厚航.爱上FPGA开发——特权和你一起学NOISII北京：

北京航空航天大学出版社2011

[4]潘松黄继业.EDA技术与VHDL北京：

清华大学出版社2009

指导教师（签名）：

2013年12月5日

目录

说明书（调查报告设计/论文）正文1

1.课程设计目的2

2.课程设计题目描述和要求3

3.课程设计报告内容

3.3、设计过程与分析

4

3.1、SOPCBuilder截图5

3.2、总体设计

6

3.3、设计过程与分析

4、总结

说明书（调查报告设计/论文）正文

（要求：

一级标题，黑体，三号，居中；二级标题，黑体，小三号；三级标题，黑体，四号；正文，宋体，小四号，1.25倍行距

1．课程设计目的

1、学会EDA设计的开发流程

2、学会基于FPGA的嵌入式SOPC系统设计

3、实现计算机和NOISII系统的通信

4、学会用串口调试助手和LCD图片的信息采集

5、在TFT屏上显示下彩色图片

6、制作出自己的ＳＯＰＣ系统内核

2．课程设计题目描述和要求

1、利用CycloneII的EP2C8Q208C制作一个SOPC应用在2.4英寸的TFT彩屏上显示一个彩色图片

2、两人一个小组通过查阅资料，和视频讲解完成本次课设，独立完成各自的课程设计报告

3、能够解答老师在验收时的答辩

4、至少查阅相关知识的三本书

3．课程设计报告内容

3.1、SOPCBuilder截图

3.2、总体设计

3.3、设计过程与分析

A、创建工程的步骤

1.启动QuartusII软件；

2.选择File菜单NewProjectWizard，出现Introduction页面，该页面介绍所要完成的具体任务，点击next。

3.目录、顶层实体名和工程名

4.可以为工程添加先期已经输入的设计文件，指定用户自定义的元件库的路径。

5.指定目标器件，根据开发板使用的器件来选择。

6.指定在QuartusII之外的用于设计输入、综合、仿真、时序分析的第三方EDA工具。

（PrecisionSynthesis\Synplify等）

7.新工程的信息。

在设计的过程中，还可以通过菜单assignmentSettings来对这些配置进行修改。

8.点击Finish按钮，QuartusII自动会打开这个工程，可以看到顶层实体名出现在工程导航窗口中。

B、创建NiosII系统模块

使用工具:

SOPCBuilder

NiosII系统模块：

NiosII处理和相关的系统外设。

创建系统模块的流程:

先创建一个系统，然后添加NiosIICPU和外设IP，生成实例或者模块，加入到工程的顶层实体。

1、启动SOPCBuilder（ToolsSOPCBuilder）

2、设置系统主频和指定目标FPGA

设置系统的时钟频率

在Target栏中的Board部分指定核心开发板——CycloneII（EP2C8）。

（IDE:

flash器件编程）

版本12.0：

在DeviceFamily选择CycloneII。

3、加入NiosIICPU和IP模块

首先加入NiosII软核

1.AvalonComponents下面选择NiosIIProcessor；

2.双击或者右键Add，出现NiosIICPU的配置向导

3、加入NiosIICPU和IP模块

首先加入NiosII软核

1.AvalonComponents下面选择NiosIIProcessor；

2.双击或者右键Add，出现NiosIICPU的配置向导

3.根据需要选择NiosII核

4、生成NIOSII并加入到工程中

单击SystemGeneration

若选中Simulation，生成用于仿真的相应的文件。

点Generate，SOPCBuilder提示生成系统的进程，需3-4分钟

加入引脚和嵌入式锁相环

嵌入式锁相环有两个时钟输出，一个输出SSRAM提供时钟，另一个时钟的输出为NIOSIICPU提供时钟.

加嵌入式锁相环步骤如下：

点击ToolsMegaWizardPlug-InManager，出现MegaWizardPlug-InManager向导窗口,点击next

IO下面选择ALTPLL，器件选择CycloneII，输出文件类型选择VHDL，文件名为altpll2_bb

4、总结

本次课程设计能够完美的支持逻辑设计和Nios的学习和开发。

当今的液晶显示（LCD）技术在高清晰电视（HDTV）领域得到了广泛应用，其挑战在于如何获得更高的分辨率，实现更快的数据速率。

提高数据速率需要专业图像处理算法来支持快速移动的视频。

业界遇到的主要问题是：

怎样实现这些算法，率先将产品推向市场，并且能够控制好产品功耗?

为解决这一问题，当硬件平台和不同尺寸的LCD显示屏连接时，设计人员需要确定怎样重新配置图像处理算法。

面积较大的LCD显示屏需要更快的数据速率，因此，难点在于怎样根据显示屏大小来调整数据速率。

采用新的低成本Cyclone®IIIFPGA系列很容易处理这些问题。

设计人员可以在CycloneIIIFPGA中应用图像处理算法，转换数字视频信号并映射至显示屏。

而且，设计人员还可以充分发挥CycloneIIIFPGA的灵活性，重新配置图像处理算法，针对面积较大的显示屏来提高数据速率。

所以，设计人员能够为所有类型的LCD显示屏开发通用硬件平台。

Nios嵌入式处理器

出于多种考虑，设计人员在实现控制功能上没有采用硬件逻辑（通常以状态机的形式），而是转向Nios®II嵌入式处理器。

首先，其设计调试要比HDL简单。

除了简化开发之外，设计人员还希望CPU和工具包能够通用，适合多种应用。

而且，NiosII软核处理器是性价比非常高的解决方案，不需要外部处理器，设计人员可以把它嵌入到现有FPGA设计中，没有额外成本。

本次设计我得到了马玲老师的大力支持和王军舰老师的帮助，没有他们的帮助我不可能完成本次课程设计。

课程设计成绩评定表

成

绩

评

定

项目

比例

得分

平时成绩（百分制记分）

30%

业务考核成绩（百分制记分）

70%

总评成绩（百分制记分）

100%

评定等级

优良中及格不及格

指导教师（签名）：

20年月日