计算机组成原理简答题.docx

计算机组成原理简答题.docx

《计算机组成原理简答题.docx》由会员分享，可在线阅读，更多相关《计算机组成原理简答题.docx（14页珍藏版）》请在冰豆网上搜索。

计算机组成原理简答题

计算机组成原理简答题

1.简述计算机系统

计算机系统是由硬件、软件组成的多级层次结构。

计算机硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。

传统上将运算器和控制器称为ＣＰＵ，而将ＣＰＵ和存储器称为主机。

计算机软件是计算机系统结构的重要组成部分，也是计算机不同于一般电子设备的本质所在。

计算机软件一般分为系统程序和应用程序两大类。

系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能和用途，它包括：

（1）各种服务程序，

（2）语言类程序，（3）操作系统，（4）数据库管理系统。

应用程序是针对某一应用课题领域开发的软件。

2.冯·诺依曼型计算机设计思想、主要特点。

计算机由运算器、控制器、存储器、输入和输出设备五部分组成。

数据以二进制码表示。

采用存储程序的方式，程序和数据放在同一个存储器中并按地址顺序执行。

机器以运算器为中心，输入输出设备与存储器间的数据传送都通过运算器。

已知X和Y，用变形补码计算X+Y，同时指出运算结

果是否溢出。

（1）X=-10110Y=-00001

（2）X=11011Y=10101

解：

（1）[ｘ]补＝1101010,　[ｙ]补＝1111111

[ｘ]补　　　1101010

＋[ｙ]补　　　1111111　

　　1101001

两个符号位出现“11”,表示无溢出

[X+Y]补=101001,X+Y=-10111

（2）[ｘ]补＝0011011,　[ｙ]补＝0010101

[ｘ]补　　　0011011

＋[ｙ]补　　　0010101

　　　　　0110000

两个符号位出现“01”,表示有正溢出。

3.已知X和Y，用变形补码计算X-Y，同时指出运算结果是否溢出。

（1）X=11011Y=-11111

（2）X=10111Y=11011

（1）[ｘ]补＝0011011,[ｙ]补＝1100001,[-ｙ]补＝0011111

[ｘ]补　　　0011011

＋[-ｙ]补　　0011111

____________________________

　　　　　0111010

两个符号位出现“01”,表示有正溢出。

（2）[ｘ]补＝0010111,[ｙ]补＝0011011,[-ｙ]补＝1100101

[ｘ]补　　　0010111

＋[-ｙ]补　　1100101　

_________________________________

　　　　　1111100

两个符号位出现“11”,表示无溢出

[X-Y]补=111100,X-Y=-00100

4.简要说明存储器层次结构、采用层次结构的目的，说明每一层次的存储器所用的存储介质的特性。

计算机存储系统中，一般分为高速缓冲存储器、主存储器和辅助存储器三个层次。

采用层次模型的目标是为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，

即在合理的成本范围内，通过对各级存储器的容量配置，达到可接受的性能。

高速缓冲存储器：

即cache，它一般用的是SRAM，其特点是速度快、价格高。

主存储器：

一般是DRAM，其速度相对快，价格居中。

辅助存储器：

一般是硬盘，可以断电后保存数据，容量大，但速度慢。

5.比较SRAM和DRAM的主要特性，用其组成系统时，从设计和使用角度看两

者有何区别。

（1）SRAM和DRAM的主要性能

区别SRAMDRAM

特性静态存储器动态存储器

存储信息触发器电容

破坏性读出非是

需要刷新不要需要

送行列地址同时送分两次送

运行速度快慢

集成度低高

发热量大小

存储成本高低

（2）SRAM器件的特点是速度快、不用刷新，但集成度不高，价格贵。

它一般用于做高速缓存。

DRAM器件的特点是相对廉价和大容量，但须定时刷新。

它一般用于做主存储器。

6.一个具有24位地址和8位字长的存储器，问：

1.该存储器能够存储多少字节的信息?

2.如果存储器由4Mxl位的SRAM芯片组成，需要多少片?

3.需要多少位作芯片选择?

1.存储单元数为224B＝16MB,

故能存储16M个字节的信息。

所需芯片数为（16Mx8）/（4Mx1）＝32片

16M（地址线24位），4M（地址线22位）

8片4Mx1位组成4Mx8位，地址总线的低22位可以直接连到芯片的A0-A21管脚

4组4Mx8位组成16Mx8位，地址总线的高两位

10.微程序设计技术及设计思想

微程序设计的基本思想是：

仿照通常的接替程序的方法，把操作控制信号编成所谓的“微指令”，存放到只读存储器中，当机器运行时，一条一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应的部件执行所规定的操作。

微程序控制器的设计技术有：

（1）微指令编码技术。

微指令有水平型微指令和垂直型微指令两种类型。

（2）微指令流水技术。

由于取微指令和执行微指令的操作是在两个完全不同的部件中执行的，因此可以将这两部分在时间上重叠进行。

（3）后继地址的确定技术。

有计数器方式和断定方式两种。

11.假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。

已知微指令长度为32位，请估算控制存储器的容量。

解：

微指令总数=80*3+1=241条

控制存储器的容量=241*32=7712位,

即964字节，可以取1KB

12.已知指令存储器最大容量为16384字（字长18位），数据存储器最大容量65536字（字长16位），指出下列各寄存器的位数。

程序计数器PC、指令寄存器IR、

累加器AC、通用寄存器R0-R3、

指令存储器地址寄存器IAR、

指令存储器数据寄存器IDR、

数据存储器地址寄存器DAR、

数据存储器数据寄存器DDR。

PC=14位（16384字，0-3FFF）、IR=18位

AC=16位、R0-R3=16位

IAR=14位、IDR=18位

DAR=16位（65536字，0-FFFF）、DDR=16位

下图为某处理机逻辑框图，有两条独立的总线BUS1、BUS2和两个独立的存储器IM、DM。

已知指令存储器IM的最大容量为16384字（字长18位），数据存储器DM的最大容量为65536字（字长16位）。

分析下列各寄存器的位数：

程序计数器PC、指令寄存器IR、累加器AC0和AC1、通用寄存器R0-R3、指令存储器地址寄存器IAR、指令存储器数据寄存器IDR、数据存储器地址寄存器DAR、数据存储器数据寄存器DDR。

指令存储器IM最大容量16384字（0-3FFF）需14位地址,所以PC和IAR为14位。

指令存储器IM字长18位，所以IR和IDR为18位。

数据存储器DM的最大容量为65536字（0-FFFF）需16位地址，所以DAR为16位。

数据存储器DM的字长16位，所以AC0、AC1、R0、R1和DDR为16位。

13.总线的概念。

总线是构成计算机系统的互联机构，是多个系统功能部件间进行数据传送的公共通道，并在争用资源的基础上进行工作。

单处理器系统中的总线。

一个单处理器系统中的总线，大致分为三类：

（1）内部总线：

CPU内部连接各寄存器及运算部件之间的总线。

（2）系统总线：

CPU同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线。

　（3）I/O总线：

中、低速I/O设备之间互相连接的总线。

14.总线的特性。

物理特性：

指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等。

功能特性：

描述总线中每一根线的功能。

电气特性：

定义每一根线上信号的传递方向及有效电平范围。

送入CPU的信号叫输入信号（IN），从CPU发出的信号叫输出信号（OUT）。

时间特性:

定义了每根线在什么时间有效。

规定了总线上各信号有效的时序关系，CPU才能正确无误地使用。

15.单总线、多总线结构的性能特点。

单总线结构：

使用一条单一的总线连接计算机系统的各大功能部件，各大部件之间的所有信息传送都通过这组总线。

优点：

允许I/O设备之间或I/O设备与内存之间直接交换信息，只需CPU分配总线使用权，不需要CPU干预信息的交换。

所以总线资源是由各大功能部件分时共享的。

缺点：

由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞吐量达到饱和甚至不能胜任的程度。

故多为小型机和微机采用。

多总线结构：

多总线系统结构是通过桥，CPU总线，系统总线和高速总线彼此相连，各大部件的信息传送不是通过系统总线。

多总线系统结构中高速，中速，低速设备连接到不同的总线上，同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速总线。

16.说明总线结构对计算机性能的影响。

（1）简化了硬件的设计。

从硬件的角度看，由总线接口代管了专门的I/O接口，由总线规范给出了传输线和信号的规定，并对存储器、I/O设备和CPU如何挂在总线上都作了具体的规定，所以，对于面向总线的微型计算机设计，只要按照这些规定制作CPU插件、存储器插件以及I/O插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。

（2）简化了系统结构。

整个系统结构清晰，连线少，底板连线可以印刷化。

（3）系统扩充性好，一是规模扩充，二是功能扩充。

规模扩充仅仅需要多插一些同类型的插件；功能扩充仅仅需要按总线标准设计一些新插件。

插件插入机器的位置往往没有严格的限制。

这就使系统扩充既简单又快速可靠，而且也便于查错。

17.集中式仲裁方式分析。

（1）链式查询方式

　　链式查询方式的主要特点：

总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口。

假如BG到达的接口无总线请求，则继续往下查询；假如BG到达的接口有总线请求，BG信号便不再往下查询，该I/O接口获得了总线控制权。

离中央仲裁器最近的设备具有最高优先级，通过接口的优先级排队电路来实现。

（2）计数器定时查询方式

　　总线上的任一设备要求使用总线时，通过BR线发出总线请求。

中央仲裁器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。

每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备置“1”BS线，获得了总线使用权，此时中止计数查询。

　独立请求方式的优点：

响应时间快，确定优先响应的设备所花费的时间少，用不着一个设备接一个设备地查询。

其次，对优先次序的控制相当灵活，可以预先固定也可以通过程序来改变优先次序；还可以用屏蔽（禁止）某个请求的办法，不响应来自无效设备的请求。

18.简述外围设备的种类。

外围设备大体分为输入设备、输出设备、外存设备、数据通信设备、过程控制设备五大类。

每一种设备，都是在它自己的设备控制器控制下进行工作，而设备控制器则通过I/O接口模块和主机相连，并受主机控制。

19.简述计算机系统中，CPU对外围设备的管理方式。

在计算机系统中，CPU对外围设备的管理有以下五种方式：

（1）程序查询方式；

（2）程序中断方式；（3）直接存储器访问（DMA）方式；（4）通道方式；（5）外围处理机（PPU）方式。

其中第一种对CPU的资源浪费最大，而第五种使CPU的效率得到最大发挥，但是需要更多的硬件支持。

20.单机系统中CPU与外设进行信息交互有几种方式，CPU的介入程度如何。

单机系统中CPU与外设进行信息交互有4种方式：

通道方式DMA方式中断方式程序查询方式。

4种方式中，程序查询方式一直需要CPU参与，中断方式则需要响应中断，并且每次中断只能传输一个数据，DMA方式每中断一次，CPU可以传输成组的数据，而通道方式下IOP可以实现对外设的统一管理和外设与内存之间的数据传输，无须CPU干预。

21.在数据传送方式中若主机与设备串行工作，则采用何种信息交换方式。

采用程序查询方式；在程序查询方式下，当CPU等待外设的状态信号时，不能执行其他的操作，只能当外设准备好后，才能继续执行查询程序及后续工作，因此在程序查询控制方式下，当外设启动后，CPU与外设是串行工作的。

在数据传送方式中若主机与设备并行工作，采用何种信息交换方式。

采用中断方式；在中断的控制下，当外设启动后，CPU可以继续原来的工作，待外设准备好后，由中断控制器向CPU发出中断，CPU才停止原来的工作去处理中断，因此外设与主机是并行工作的。

在数据传送方式中若主程序与设备并行工作，则采用何种信息交换方式。

采用DMA或通道方式；在DMA方式下主机响应了外设的DMA请求后，在主机与外设传送成组的数据时，CPU可以同时执行其他的程序；通道方式下主机与外设的数据传送无须CPU管理。

因此主程序与设备并行工作的。

22.何谓DMA方式，在计算机系统中使用DMA的目的是什么。

直接内存访问（DMA）是一种完全由硬件执行I/O交换的工作方式。

在这种方式中，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存和I/O设备之间进行。

DMA方式一般用于高速传送成组数据。

使用DMA的目的是提高高速外围设备与计算机主机之间传送数据的速度，降低数据出入对CPU时间的开销。

23.通道的基本功能是什么，CPU如何实现对通道的管理，通道如何实现对设备控制器的管理。

通道是一个特殊功能的处理器，有自己的指令和程序专门负责数据输入输出的传输控制。

它的基本功能是：

执行通道指令、组织外围设备和内存进行数据传输，按I／O指令要求启动外设，向CPU报告中断等。

CPU是通过执行I／O指令以及处理来自通道的中断，实现对通道的管理。

通道通过使用通道指令控制设备控制器进行数据传送操作，并以通道状态字接收设备控制器反映的外设的状态。

24.通道、DMA、中断三种基本I/O方式的异同点。

（1）通道方式：

可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。

（2）DMA方式：

数据传送速度很高，传送速率仅受到内存访问时间的限制。

需要更多硬件，适用于内存和高速外设之间大批数据交换的场合。

（3）中断方式：

一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间开销，但硬件结构稍复杂一些。

25.三级存储体系中，cache-主存和主存-辅存相同点。

（1）出发点相同

二者都是为了提高存储系统的性能价格比而构造的分层存储体系，都力图使存储系统的性能接近高速存储器，而价格和容量接近低速存储器。

（2）原理相同

都是利用了程序运行时的局部性原理把最近常用的信息块从相对慢速而大容量的存储器调入相对高速而小容量的存储器。

26.三级存储体系中，cache-主存和主存-辅存不同点。

（1）侧重点不同：

cache主要解决主存与CPU的速度差异问题；虚存主要是解决存储容量问题，另外还包括存储管理、主存分配和存储保护等方面。

（2）数据通路不同：

CPU与cache和主存之间均有直接访问通路，cache不命中时可直接访问主存；而虚存所依赖的辅存与CPU之间不存在直接的数据通路，当主存不命中时只能通过调页解决，CPU最终还是要访问主存。

（3）透明性不同：

cache的管理完全由硬件完成，对系统程序员和应用程序员均透明；虚存管理由软件（操作系统）和硬件共同完成，由于软件的介入，虚存对实现存储管理的系统程序员不透明，而只对应用程序员透明（段式和段页式管理对应用程序员“半透明”）。

（4）未命中时的损失不同：

主存的存取时间是cache的5-10倍，而主存的存取速度通常比辅存的存取速度快上千倍，故主存未命中时系统的性能损失远大于cache未命中时的损失。