S3C6410各引脚的功能引脚号查询.docx
《S3C6410各引脚的功能引脚号查询.docx》由会员分享,可在线阅读,更多相关《S3C6410各引脚的功能引脚号查询.docx(41页珍藏版)》请在冰豆网上搜索。
![S3C6410各引脚的功能引脚号查询.docx](https://file1.bdocx.com/fileroot1/2023-7/3/4b9e4562-28de-4dbb-8932-a06fdae14d52/4b9e4562-28de-4dbb-8932-a06fdae14d521.gif)
S3C6410各引脚的功能引脚号查询
S3C6410各引脚的功能
引脚
引脚名称
特殊功能
引脚功能说明
A2
NC_C
A3
XpcmSOUT0/GPD4
在O状态下,PCM串行数据输出
串行通信
PCM(2通道)
A4
VDDPCM
LCD(液晶显示器)的IOVDD,电压2.5~3.3
电源组
A5
XM1DQM0
在O状态下,存储器端口1DRAM数据屏蔽
(DRAM动态随机存储器,常见的是系统内存;数据只能存储很短时间)
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
A6
XM1DATA1
在IO状态下,存储器端口1DRAM低于半数据总线
A7
VDD1
电源组
A8
VDDARM
ARM1176核和缓存的内部VDD,该点电压未定(TBD)(ToBeDecided)
电源组
A9
XM1DATA6
在IO状态下,存储器端口1DRAM低于半数据总线
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
A10
XM1DATA9
A11
XM1DATA12
A12
XM1DATA18
A13
XM1SCLK
在O状态下,1DRAM时钟
A14
XM1SCLKN
在O状态下,存储器端口1DRAM反转时钟的Xm1SCLK
A15
XmmcDATA1_4/GHP6
在IO状态下,数据(SD/SDIO/MMC卡接口通道1)
MMC2通道
A16
XmmcCMD1/GPG6
在IO状态下,命令/响应(SD/SDIO/MMC卡接口通道1)
A17
CmmcCDN0/GPG0
在I状态下,卡删除(SD/SDIO/MMC卡接口通道0)
A18
CmmcCLK0/GPG0
在O状态下,时钟(SD/SDIO/MMC卡接口通道0)
A19
XspiMOSI0/
GPC2
在IO状态下,SPI主设备输出线路
串行通信
SPI(2通道)
A20
Xi2cSCL/
GPC8
在IO状态下,IIC总线时钟
串行通信
(IIC总线具体信号)
A21
XuTXD2/
GPB1
在O状态下,UART2传输数据输出
串行通信
(UART具体信号)
A22
XuRTSN0/
GPA3
在O状态下,UART0请求发送数据信号
A23
XuTXD0/
GPA1
在O状态下,UART0传输数据输出
A24
NC_D
B1
NC_B
B2
XpcmSIN1/
GPE3
在I状态下,PCB串行数据输入
串行通信
PCM(2通道)
B3
XpcmEXTCLK1/GPE1
在I状态下,可选参考时钟
B4
XpcmSIN0/
GPD3
在I状态下,PCB串行数据输入
B5
XpcmEXTCLK0/GPD1
在I状态下,可选参考时钟
B6
XM1DATA0
在IO状态下,存储器端口1DRAM低于半数据总线
外部存储器接口
(S3C6410共享存储器端口)
B7
XM1DATA3
B8
VDDM1
存储端口1的IOVDD;电压1.8~2.5
电源组
B9
VDDM1
B10
XM1DATA13
在IO状态下,存储器端口1DRAM低于半数据总线
外部存储器接口
(S3C6410共享存储器端口)
B11
VDDARM
ARM1176核和缓存的内部VDD,该点电压未定
电源组
B12
XM1DATA16
在IO状态下,可作为存储器端口1DRAM高于半数据总线使用,通过系统控制器设置
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
B13
XM1DATA17
B14
XM1DQS2
在IO状态下,存储器端口1DRAM数据选通
B15
XM1DATA22
在IO状态下,可作为存储器端口1DRAM高于半数据总线使用,通过系统控制器设置
B16
XmmcDATA1_2/GHP4
在IO状态下,数据(SD/SDIO/MMC卡接口通道1)
MMC2通道
B17
VDDMMC
USB.OTG.PHY的内部VDD;电压2.5~3.3
电源组
B18
XmmcDATA0_0/GHP2
在IO状态下,数据(SD/SDIO/MMC卡接口通道0)
MMC2通道
B19
XspiMISO1/GPC4
在IO状态下,SPI主设备输入线路
串行通信
SPI(2通道)
B20
XspiMISO0/GPC0
B21
XuTXD3/
GPB3
在O状态下,UART3传输数据输出
串行通信
(UART具体信号)
B22
XuTXD1/
GPA5
在O状态下,UART1传输数据输出
串行通信
(UART具体信号)
B23
XciYDATA7/
GPF12
在I状态下,在8位模式下,像素数据为YCbCr;或在16位模式下为Y;通过相机处理器A驱动
图像/视频处理
(相机接口具体信)
B24
XciYDATA5/
GPF10
B25
NC_F
C1
XM0ADDR0
在O状态下,存储器端口1DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
C2
VDDARM
ARM1176核和缓存的内部VDD,该点电压未定(TBD)
电源组
C3
XpcmSOUT1/GPE4
在O状态下,PCM串行数据输出
串行通信
PCM(2通道)
C4
XpcmFSYNC1/GPE2
在O状态下,PCM同步指示字的开始
C5
XpcmEXTCLK1/GPE0
在I状态下,可选参考时钟
C6
XM1DATA4
在IO状态下,存储器端口1DRAM低于半数据总线
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
C7
XM1DATA2
C8
XM1DATA5
C9
XM1DATA7
C10
VDDARM
ARM1176核和缓存的内部VDD,该点电压未定(TBD)
电源组
C11
XM1DATA14
在IO状态下,存储器端口1DRAM低于半数据总线
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
C12
XM1DATA10
C13
XM1DATA19
C14
VDDM1
存储端口1的IOVDD;电压1.8~2.5
电源组
C15
XM1DATA20
在IO状态下,存储器端口1DRAM低于半数据总线
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
C16
XmmcDATA1_6/GHP8
在IO状态下,数据(SD/SDIO/MMC卡接口通道1)
存储设备
MMC2通道
C17
XmmcDATA1_1/GHP3
C18
XmmcDATA0_2/GHP4
在IO状态下,数据(SD/SDIO/MMC卡接口通道0)
C19
XspiMOSI1/
GPC6
在IO状态下,SPI主设备输出线路
串行通信
SPI(2通道)
C20
XspiCS0/GPC3
在IO状态下,SPI片选(只对于从模式)
C21
VDDEXT
PCM的IOVDD音频(I/F-I^2S,AC97);电压3.3
电源组
C22
XuRTSN1/
在O状态下,UART1请求发送数据信号
串行通信
GPA7
(UART具体信号)
C23
XpwmECLK/GPF13
在I状态下,PWM定时器外部时钟
调制解调器接口
(PWM具体信号)
C24
XciYDATA2/
GPF7
在I状态下,在8位模式下,像素数据为YCbCr;或在16位模式下为Y;通过相机处理器A驱动
图像/视频处理
(相机接口具体信)
C25
XciYDATA0/
GPF5
D1
XM0ADDR2
在O状态下,存储器端口0DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
D2
XM0ADDR3
D3
VDDARM
ARM1176核和缓存的内部VDD,该点电压未定(TBD)(ToBeDecided)
电源组
D6
XpcmFSYNC0/GPD2
在O状态下,PCM同步指示字的开始
串行通信
PCM(2通道)
D7
XpcmEXTCLK0/GPD1
在I状态下,可选参考时钟
D8
VDDARM
ARM1176核和缓存的内部VDD,该点电压未定(TBD)(ToBeDecided)
电源组
D9
XM1DQS0
在IO状态下,存储器端口1DRAM数据选通
在IO状态下,存储器端口1DRAM数据选通
D10
XM1DATA15
在IO状态下,存储器端口1DRAM低于半数据总线
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
D11
XM1DATA11
D12
XM1DATA8
D13
VDDI
电源组
D14
XM1DQM2
在O状态下,存储器端口1DRAM数据屏蔽
(DRAM动态随机存储器,常见的是系统内存;数据只能存储很短时间)
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
D15
XM1DATA21
在IO状态下,可作为存储器端口1DRAM高于半数据总线使用,通过系统控制器设置
D16
XM1DATA23
D17
XspiCS1/
GPC7
在IO状态下,SPI片选(只对于从模式)
串行通信
SPI(2通道)
D18
VDDI
电源组
D19
XuRXD2/
GPB0
在I状态下,UART2接受数据输入
串行通信
(UART具体信号)
D20
XuRXD0/
GPA0
在I状态下,UART0接受数据输入
D23
XpwmTOUT1/GPF15
在O状态下,PWM定时器输出
调制解调器接口
(PWM具体信号)
D24
XciVSYNC/GPF4
在I状态下,垂直同步,通过相机处理器A驱动
图像/视频处理
(相机接口具体信)
D25
XciHREF/GPF1
在I状态下,水平同步,通过相机处理器A驱动
E1
XM0ADDR5
在O状态下,存储器端口0DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
E2
VDDARM
ARM1176核和缓存的内部VDD,该点电压未定(TBD)(ToBeDecided)
电源组
E3
XM0ADDR3
在O状态下,存储器端口0DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
E23
XciYDATA1/
GPF6
在I状态下,在8位模式下,像素数据为YCbCr;或在16位模式下为Y;通过相机处理器A驱动
图像/视频处理
(相机接口具体信)
E24
XM1DATA28
在IO状态下,可作为存储器端口1DRAM高于半数据总线使用,通过系统控制器设置
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
E25
XM1DQS3
在IO状态下,存储器端口1DRAM数据选通
F1
XM0ADDR8/GPO8
在O状态下,存储器端口0DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
F2
XM0ADDR6/GPO6
F3
VDDARM
ARM1176核和缓存的内部VDD,该点电压未定(TBD)(ToBeDecided)
电源组
F4
VDDM0
存储端口0的IOVDD;电压1.8~2.5
F22
XciPCLK/GPF2
在I状态下,像素时钟,通过相机处理器A驱动
图像/视频处理
(相机接口具体信)
F23
XM1DATA24
在IO状态下,可作为存储器端口1DRAM高于半数据总线使用,通过系统控制器设置
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
F24
XM1DATA25
F25
XM1DATA26
G1
XM0ADDR10/GPO10
在O状态下,存储器端口0DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
G2
XM0ADDR11/GPO11
G3
VDDM0
存储端口0的IOVDD;电压1.8~2.5
电源组
G4
XM0ADDR7/GPO7
在O状态下,存储器端口0DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
G8
XM1DQM1
在O状态下,存储器端口1DRAM数据屏蔽
G9
XM1DQS1
在IO状态下,存储器端口1DRAM数据选通
G10
VDDM1
存储端口1的IOVDD;电压1.8~2.5
电源组
G11
XmmcDATA1_5/GHP7
在IO状态下,数据(SD/SDIO/MMC卡接口通道1)
存储设备
MMC2通道
G12
XmmcDATA0_3/GHP5
在IO状态下,数据(SD/SDIO/MMC卡接口通道0)
G13
XmmcCMD0/GPG1
在IO状态下,命令/响应(SD/SDIO/MMC卡接口通道1)
G14
Xi2cSDA
在IO状态下,IIC总线数据
串行通信
(IIC总线具体信号)
G15
XIRSDBW/GPB4
在O状态下,IrDA收发控制信号
(关机和带宽控制)
串行通信
(IrDA具体信号)
G16
XuCTSN0/
GPA2
在I状态下,UART0清除发送数据信号
串行通信
(UART具体信号)
G17
XciYDATA6/
GPF11
在I状态下,在8位模式下,像素数据为YCbCr;或在16位模式下为Y;通过相机处理器A驱动
图像/视频处理
(相机接口具体信)
G18
XciYDATA3/
GPF8
G22
XciCLK/GPF0
在O状态下,主时钟相机处理器A
G23
XM1DATA29
在IO状态下,可作为存储器端口1DRAM高于半数据总线使用,通过系统p控制器设置
外部存储器接口
(S3C6410共享存储器端口)
G24
XM1DATA27
G25
XM1DATA30
H1
VDDI
H2
XM0ADDR13/GPO13
在O状态下,存储器端口0DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
H3
XM0ADDR15/GPO15
H4
XM0ADDR12/GPO12
H7
XM0ADDR4
H8
VSSIP
G;内部逻辑接地&ARM1176核和缓存
电源组
H9
XmmcDATA1_7/GHP9
在IO状态下,数据(SD/SDIO/MMC卡接口通道1)
存储设备
MMC2通道
H10
XmmcDATA1_3/GHP5
H11
XmmcDATA1_0/GHP2
H12
XspiCLK1/
GPC5
在IO状态下,SPI时钟作为通道1
串行通信
SPI(2通道)
H13
XmmcDATA0_1/GHP3
在IO状态下,数据(SD/SDIO/MMC卡接口通道0)
存储设备
MMC2通道
H14
XspiCLK0/
GPC1
在IO状态下,SPI时钟作为通道0
串行通信
SPI(2通道)
H15
XuCTSN1/
GPA6
在I状态下,UART1清除发送数据信号
串行通信
(UART具体信号)
H16
XpwmTOUT0/GPF14
在O状态下,PWM定时器输出
调制解调器接口
(PWM具体信号)
H17
XciYDATA4/
GPF9
在I状态下,在8位模式下,像素数据为YCbCr;或在16位模式下为Y;通过相机处理器A驱动
图像/视频处理
(相机接口具体信)
H18
VSSPERI
P;USB主设备,SDMMC,主设备I/F,LCD,PCM,外部I/F和系统控制器
电源组
H19
XciRSTN/GPF3
在O状态下,软件复位到相机处理器A驱动
图像/视频处理
(相机接口具体信)
H22
XM1DQM3
在O状态下,存储器端口1DRAM数据屏蔽
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
H23
XM1DATA31
在IO状态下,可作为存储器端口1DRAM高于半数据总线使用,通过系统p控制器设置
H24
XM1ADDR0
在O状态下,存储器端口1DRAM地址总线
H25
XM1ADDR3
J1
XM0AP/GPQ8
存储器端口0DRAM自动预充电
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
J2
XM0WEN
在O状态下,存储器端口1DRAM写入有效
J3
VDDARM
ARM1176核和缓存的内部VDD,该点电压未定(TBD)
电源组
J4
XM0ADDR14/GPO14
在O状态下,存储器端口0DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
J7
VSSMEM
存储器端口0和1的IO接地
电源组
J8
XM0ADDR9/GPO9
在O状态下,存储器端口0DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
J11
CmmcCLK1/GPG0
在O状态下,时钟(SD/SDIO/MMC卡接口通道1)
存储设备
MMC2通道
J12
VSSIP
G;内部逻辑接地&ARM1176核和缓存
电源组
J13
VSSPERI
P;USB主设备,SDMMC,主设备I/F,LCD,PCM,外部I/F和系统控制器
J14
XuRXD3/
GPB2
在I状态下,UART3接受数据输入
串行通信
(UART具体信号)
J15
XuRXD1/
GPA4
在I状态下,UART1接受数据输入
J18
VDDI
电源组
J19
VDDM1
存储端口1的IOVDD;电压1.8~2.5
J22
XM1ADDR9
在O状态下,存储器端口1DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
J23
XM1ADDR2
J24
XM1ADDR1
J25
XM1ADDR6
K1
XM0DATA15
在IO状态下,存储器端口0DRAM低于半数据总线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
K2
VDDM0
存储端口0的IOVDD;电压1.8~2.5
电源组
K3
VDDARM
ARM1176核和缓存的内部VDD,该点电压未定(TBD)
电源组
K4
XM0DATA14
在IO状态下,存储器端口0DRAM低于半数据总线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
K7
XM0DQM1
在O状态下,存储器端口1DRAM数据屏蔽
K8
VSSIP
G;内部逻辑接地&ARM1176核和缓存
电源组
K18
XM1ADDR7
在O状态下,存储器端口1DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
K19
XM1ADDR11
K22
XM1ADDR13
K23
XM1ADDR8
K24
XM1ADDR12
K25
XM1ADDR5
L1
XM0DQM0
在O状态下,存储器端口0DRAM数据屏蔽
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
L2
XM0DATA13
在IO状态下,存储器端口0DRAM低于半数据总线
L3
XM0SMCLK/GPp1
在O状态下,存储器端口DRAM0时钟
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
L4
XM0OEN
存储器端口0CF输出有效选通
外部存储接口
S3C6410共享存储器端口(CF)具体信号
L7
XM0DATA10
在IO状态下,存储器端口0共同数据线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
L8
XM0DATA12
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
L9
VSSIP
G;内部逻辑接地&ARM1176核和缓存
电源组
L17
VDDI
L18
XM1CSN1
在O状态下,存储器端口1DRAM片选支持高达2个存储页
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
L19
XM1ADDR4
在O状态下,存储器端口1DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
L22
XM1RASN
在O状态下,存储器端口1DRAM行地址选通
L23
XM1CSN0
在O状态下,存储器端口1DRAM片选支持高达2个存储页
L24
XM1CASN
在O状态下,存储器端口1DRAM列地址选通
L25
XM1ADDR15
在O状态下,存储器端口1DRAM地址总线
M1
VDDM0
存储端口0的IOVDD;电压1.8~2.5
电源组
M2
XM0DATA8
在IO状态下,存储器端口0共同数据线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
M3
XM0DATA11
M4
XM0DATA9
M7
XM0DATA2
M8
XM0DATA4
M9
VSSMEM
存储器端口0和1的IO接地
电源组
M17
XM1ADDR14
在O状态下,存储器端口1DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
M18
XM1CKE0
在O状态下,存储器端口1DRAM时钟有效
M19
XM1WEN
在O状态下,存储器端口1DRAM
M22
VDDI
M23
XM1ADDR10
在O状态下,存储器端口1DRAM地址总线
外部存储接口
S3C6410共享存储器端口(DRAM1)具体信号
M24
XM1CKE1
在O状态下,存储器端口1DRAM时钟有效
M25
XhiDATA17/GPL14
在IO状态下,数据总线,通过调制解压器芯片驱动
调制解调器接口
主设备I/F/HIS(MIPI)/KeyI/F/ATA具体信号
N1
XM0DATA1
在IO状态下,存储器端口0共同数据线
外部存储接口
S3C6410共享存储器端口(DRAM0)具体信号
N2
XM0DATA0
N3
XM0DATA3
N4
XM0DATA6
N7
XM0CSN0
在O状态下,存储器端口0SROM