IC课程设计 四位与非门电路设计.docx
《IC课程设计 四位与非门电路设计.docx》由会员分享，可在线阅读，更多相关《IC课程设计 四位与非门电路设计.docx（13页珍藏版）》请在冰豆网上搜索。
IC课程设计四位与非门电路设计
兰州交通大学
电子与信息工程学院
IC课程设计报告
课题一：
四位与非门电路设计
课题二：
三输入加法器电路
专业电子科学与技术
班级电子1001
学号201010024
学生姓名牛昕炜
设计时间2012—2013学年第二学期
课程一四位与非门的电路设计
一概要
随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。
而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。
随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。
集成电路有两种。
一种是模拟集成电路。
另一种是数字集成电路。
本课程设计讲的是数字集成电路版图设计的基本知识。
然而在数字集成电路中CMOS与非门的制作是非常重要的。
二设计的原理
1两输入与非门
与非门是与门和非门的结合，先进行与运算，再进行非运算。
与运算输入要求有两个，如果输入都用0和1表示的话，那么与运算的结果就是这两个数的乘积。
如1和1（两端都有信号），则输出为1；1和0，则输出为0；0和0，则输出为0。
与非门的结果就是对两个输入信号先进行与运算，再对此与运算结果进行非运算的结果。
简单说，与非与非，就是先与后非。
其真值表和符号如下：
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
2四输入与非门符号图及原理
当输入端A、B、C、D中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、C、D全为高电平时，才会使四个串联的NMOS管都导通，使四个并联的PMOS管都截止，输出为低电平。
其真值表和符号如下：
A
B
C
D
Y
0
0
0
0
1
0
0
0
1
1
0
0
1
0
1
0
0
1
1
1
0
1
0
0
1
1
0
0
0
1
1
0
0
1
1
1
0
1
0
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
3电路图
三、课程设计的过程
1网表文件
首先在orCAD中将上述原理图绘制出，仿真后确保电路图正确且能够实现与非功能，然后生成网表文件。
在文本文档中写出HSPICE软件所要求的网表文件，并另存为*.sp文件。
网表文件如下：
*CMOSYUFEI
.OPTIONSLISTNODEPOST
.TRAN20P40N
VddVdd05
MNCH_1YA11NCHW=25uL=10n
MNCH_21BGndGndNCHW=25uL=10n
MNCH_33C33NCHW=25uL=10n
MNCH_43DGndGndNCHW=25uL=10n
MPCH_1YAVddVddPCHW=25uL=10n
MPCH_2YBVddVddPCHW=25uL=10n
MPCH_3Y3VddVddPCHW=25uL=10n
MPCH_4YDVddVddPCHW=25uL=10n
V1A0PULSE.24.80N0N0N5N10N
V2B0PULSE.24.81N1N1N5N10N
V3C0PULSE.24.81N1N1N5N10N
V4D0PULSE.24.81N1N1N5N10N
.measuretrantftrigv（Y）val=4.5fall=1targv（Y）val=0.5fall=1
.measuretrantrtrigv（Y）val=0.5rise=1targv（Y）val=4.5rise=1
.measuretrantpdrtrigv（A）val=2.5rise=1targv（Y）val=2.5fall=1
.measuretrantpdftrigv（A）val=2.5fall=1targv（Y）val=2.5rise=1
.measuretpdparam='（tpdr+tpdf）/2'
.MODELPCHPMOSLEVEL=1
.MODELNCHNMOSLEVEL=1
.END
2打开网表文件仿真
在HSPICE软件点击open打开上面的网表文件，仿真，
点击Avanwaves如下图所示：
加入输出波形如图所示：
3延时分析：
*cmosquanjianqi
.measuretrantftrigv（Y）val=4.5fall=1targv（Y）val=0.5fall=1
.measuretrantrtrigv（Y）val=0.5rise=1targv（Y）val=4.5rise=1
.measuretrantpdrtrigv（A）val=2.5rise=1targv（Y）val=2.5fall=1
.measuretrantpdftrigv（A）val=2.5fall=1targv（Y）val=2.5rise=1
.measuretpdparam='（tpdr+tpdf）/2'
******transientanalysistnom=25.000temp=25.000
******
tf=3.0085E-09targ=5.4969E-09trig=2.4884E-09
tr=4.7429E-11targ=1.8407E-10trig=1.3664E-10
tpdr=4.1155E-11targ=2.5412E-09trig=2.5000E-09
tpdf=-8.3466E-09targ=1.5341E-10trig=8.5000E-09
tpd=-4.1527E-09
课程二组合逻辑加法器
一设计目的
1、掌握用SSI器件实现全加器的方法。
2、掌握用MSI组合逻辑器件实现全加器的方法。
3、掌握集成加法器的应用。
二设计原理
组合逻辑电路是数字电路中最常见的逻辑电路之一。
组合逻辑电路的特点，就是在任意时刻电路的输出仅取决于该时刻的输入信号，而与信号作用前电路所处的状态无关。
本实验是根据给定的逻辑功能，设计出实现这些功能的组合逻辑电路。
不考虑低位进位，只本位相加，称半加。
实现半加的电路，为半加器。
考虑低位进位的加法称为全加。
实现全加的电路，为全加器。
实现三个输入变量（一位二进制数）全加运算功能的电路称为1位全加器。
实现多位二进制数相加有串行多位加法和并行多位加法两种形式，其中比较简单的一种电路是采用多个1位全加器并行相加，逐位进位的方式。
1加法器真值表：
A
B
C
CARRY
SUM
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
2逻辑图
3电路图
三课程设计的过程
1网表文件
首先在orCAD中将上述原理图绘制出，仿真后确保电路图正确且能够实现与非功能，然后生成网表文件。
在文本文档中写出HSPICE软件所要求的网表文件，并另存为*.sp文件。
网表文件如下：
*CMOSadder3
.OPTIONSLISTNODEPOST
.TRAN200P50N
VddVdd05V
MNCH_1010A55NCHL=2.5UW=25U
MNCH_205BGndGndNCHL=2.5UW=25U
MNCH_520BGndGndNCHL=2.5UW=25U
MNCH_69102020NCHL=2.5UW=25U
MNCH_CARRY20AGndGndNCHL=2.5UW=25U
MNCH_820BGndGndNCHL=2.5UW=25U
MNCH_920CGndGndNCHL=2.5UW=25U
MNCH_109C110110NCHL=2.5UW=25U
MNCH_11110A1515NCHL=2.5UW=25U
MNCH_1215BGndGndNCHL=2.5UW=25U
MNCH_110CARRY10GndGndNCHL=2.5UW=25U
MNCH_120sum9GndGndNCHL=2.5UW=25U
MNCH_120AGndGndNCHL=2.5UW=25U
MNCH_210C2020NCHL=2.5UW=25U
MPCH_108BVddVddPCHL=2.5UW=25U
MPCH_1111B1212PCHL=2.5UW=25U
MPCH_129C1111PCHL=2.5UW=25U
MPCH_110sum9VddVddPCHL=2.5UW=25U
MPCH_120CARRY10VddVddPCHL=2.5UW=25U
MPCH_110A22PCHL=2.5UW=25U
MPCH_22B11PCHL=2.5UW=25U
MPCH_101BVddVddPCHL=2.5UW=25U
MPCH_2010C11PCHL=2.5UW=25U
MPCH_51AVddVddPCHL=2.5UW=25U
MPCH_68CVddVddPCHL=2.5UW=25U
MPCH_CARRY8AVddVddPCHL=2.5UW=25U
MPCH_812A88PCHL=2.5UW=25U
MPCH_991088PCHL=2.5UW=25U
V1A0PULSE.24.80N0N0N5N10N
V2B0PULSE.24.80N0N0N5N10N
V10C0PULSE.24.80N0N0N5N10N
.measuretrantftrigv（SUM）val=20.5fall=1targv（SUM）val=0.5fall=1
.measuretrantrtrigv（SUM）val=0.5rise=1targv（SUM）val=20.5rise=1
.measuretrantpdrtrigv（SUM）val=2.5rise=1targv（SUM）val=2.5fall=1
.measuretrantpdftrigv（B）val=2.5fall=1targv（SUM）val=2.5rise=1
.measuretpdparam='（tpdr+tpdf）/2'
.MODELPCHPMOSLEVEL=1
.MODELNCHNMOSLEVEL=1
.END
2打开网表文件仿真
在HSPICE软件点击open打开上面的网表文件，仿真，如下图所示：
点击Avanwaves加入输出波形如图所示：
3仿真分析（延时分析）
*cmosquanjianqi
.measuretrantftrigv（SUM）val=20.5fall=1targv（SUM）val=0.5fall=1
.measuretrantrtrigv（SUM）val=0.5rise=1targv（SUM）val=20.5rise=1
.measuretrantpdrtrigv（SUM）val=2.5rise=1targv（SUM）val=2.5fall=1
.measuretrantpdftrigv（B）val=2.5fall=1targv（SUM）val=2.5rise=1
.measuretpdparam='（tpdr+tpdf）/2'
******transientanalysistnom=25.000temp=25.000
******
tf=3.0085E-09targ=5.4969E-09trig=2.4884E-09
tr=4.7429E-11targ=1.8407E-10trig=1.3664E-10
tpdr=4.1155E-11targ=2.5412E-09trig=2.5000E-09
tpdf=-8.3466E-09targ=1.5341E-10trig=8.5000E-09
tpd=-4.1527E-09
四课程设计总结
通过本次课程设计，使用了电路设计与仿真软件HSPICE，并练习用网表文件来描述模拟电路，用MOS器件来设计四位逻辑输入与非门电路，使我对HSPICE软件有一个更深层次的认识。
做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多平时课间的学习并不能很好的理解和运用而且考试内容有限，所以在这次课程设计过程中对整个数字芯片全定制设计流程有了一个总体的认识。
学会了数字集成电路中MOS管参数的设计。
我们更加明白了很多比如说寄生电容包含几部分，分别怎么计算还有寄生电容对芯片功耗和延时的影响及估算等课堂上学过又很模糊的东西。
印象最深的是版图设计当中遇到了非常多的问题由于第一次接触版图又没有认真阅读数据手册。
版图绘制过程中出现了很多规则上的错误导致后面规则检查不能通过。
平时看课本时有时问题老是弄不懂做完课程设计那些问题就迎刃而解了。
而且还可以记住很多东西。
比如超前加法器如何实现超前进位的通过动手实践让我对其结构映象深刻原理更加明白了。
通过这次课程设计使我懂得了理论与实际相结合是很重要的只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，从而提高自己的实际动手能力和独立思考的能力。
认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。
在设计过程中会经常会遇到这样那样的情况，但归根结底是理论知识不够扎实，缺乏足够的耐心和一丝不苟的态度。
通过这次课程设计加强了我们动手、思考和解决问题的能力。
但更重要的是充实了我的大学生活。
升级会员 