米自管.docx

米自管.docx

《米自管.docx》由会员分享，可在线阅读，更多相关《米自管.docx（18页珍藏版）》请在冰豆网上搜索。

米自管

第一部分实验开发系统硬件介绍

一、实验系统概述：

此系列实验系统针对数字电路设计CPLD/FPGA及模拟电路设计技术有一总体上的概念。

其中II、III型均为数字电路设计实验开发系统，IV、V型为数、模混合可编程器件实验开发系统。

这些系列设备都能不同程度地满足高校的现代电子技术EDA教学和数字电路及其它相关实验课程的要求。

由于可编程器件的设计灵活性，其系统更能满足高校的相关课程设计，毕业设计及大学生电子设计竞赛等。

对于程度较高的同学，本系统极其丰富的功能单元和可搭接的灵活性，使他们完全能够做出超出大纲要求的具有复杂性和创造性的综合实验。

同时该系统也是从事教学及科研的广大教师和电子工程师的理想开发工具。

希望读者能从中得到裨益，并提出宝贵的改进意见。

二、配套软件：

Max+plusII10.0基础版（商业版见报价单及相关资料说明）

　1.运行环境Win95/98/20002.层次化设计支持

　3.原理图输入　支持　　4.文本输入支持

　5.AHDL输入支持　6.VHDL输入支持

7.原理图设计宏库基本库　8.仿真和时序分析支持

9.逻辑综合支持

　10.硬件编程/下载支持

　11.支持芯片

Max7000全系列（如7000A、7000B、7000E、7000S等）和Max9000系列等

Flex6000、8000、10K（如10K系列的10K10、20、30、50、10K100等）、10KE系列等

三、系统硬件组成：

（一）、II、III型实验箱结构组成：

1．CPLD/FPGA适配器板：

标准配置是本公司的EPF10k10或MAX7128接口板。

主要负责整个系统与不同公司不同类型的芯片实现通讯，下载接口是数字芯片的下载接口（DIGITALJTAG），主要用于CPLD/FPGA芯片的数据下载。

该适配器板目前我公司提供有Altera、Lattice、Xilinx公司的不同门数的芯片。

也可根据客户需求专门订做。

２．扫描驱动类接口：

1）8位八段数码管显示输出。

系统的显示采用8位8段共阴极数码管（高电平有效），所对应的接口序号为：

8位段驱动接口：

a、b、c、d、e、f、g、Dp；

8位位驱动采用3-8译码产生，对应的接口为：

SEL0~SEL2，悬空为高电平，其具体的对应关系如下表所示：

LED数码管显示接口及对应的显示状态

接口序号

数码管

SEL2

SEL1

SEL0

状态

1

1

1

第1位亮

1

1

0

第2位亮

1

0

1

第3位亮

1

0

0

第4位亮

0

1

1

第5位亮

0

1

0

第6位亮

0

0

1

第7位亮

0

x

x

第8位亮

2）4×8键盘输入（III型可选）。

本矩阵键盘为4×8键盘，其接口电路原理图如图Y-5所示，I/O口分别为KIN0、KIN1、KIN2、KIN3、SEL0、SEL1、SEL2，其中SEL0、SEL1、SEL2位于16×16点阵区。

3）16×16位发光二极管（LED）点阵（II型无）。

E2PROM（2864），用来保存字符数据信息，接口序号为：

数据线：

D0~D7；地址线：

A0~A11；片选线：

/CE；读有效信号线：

/OE；写有效信号线：

/WE。

16×16点阵显示，各驱动接口为：

第一行到第十六行对应的为L0~L15，第一列到第十六列驱动采用3-8译码，对应的接口为SEL0~SEL3。

具体对应关系见下表：

点阵显示接口对应关系表

SEL3

SEL2

SEL1

SEL0

点亮列号

1

1

1

1

第1列

1

1

1

0

第2列

1

1

0

1

第3列

1

1

0

0

第4列

1

0

1

1

第5列

1

0

1

0

第6列

1

0

0

1

第7列

1

0

0

0

第8列

0

1

1

1

第9列

0

1

1

0

第10列

0

1

0

1

第11列

0

1

0

0

第12列

0

0

1

1

第13列

0

0

1

0

第14列

0

0

0

1

第15列

0

0

0

0

第16列

3．通用数字式接口：

1）18个按键开关。

2）18个拨码开关。

3）12红、黄、绿发光二极管按交通灯形式排列。

4）8位直线排列LED等。

4．模拟器件及接口：

1）扬声器（高电平TTL驱动）。

2）AD558数/模转换（8位，0~5V电压输出）。

有两种输出方式。

第一种，将短路子接在左侧的两个铜柱上，Ｄ／Ａ转换输出到Ｄ／Ａ　ＯＵＴ区域的６个孔输出；第二种，将短路子接在右侧的两个铜柱上，Ｄ／Ａ转换输出接到ＬＭ３５８的同相输入端。

3）LM358单电源二运放。

与AD558配合，将ＡＤ５５８的输出接到ＬＭ３５８的同相输入端，作为他的同相输入信号；在ＬＭ３５８的右上脚，有ＴＥＳＴ　ＩＮ　模块，他的信号可作为ＬＭ３５８的反相输入端。

5．其它：

1）E2PROM2864　（II型无）

2）连线若干。

3）双时钟源（从4MHZ~1HZ）。

4）可变电阻器，产生可变的模拟电压量（0~5V）。

5）支持JTAG方式的下载编程接口。

6）可扩展单元（类似面包板）。

EDA-III型实验箱结构框图如下（图Y-1：

EDA-III型实验箱结构框图）

图Y-1：

EDA-III型实验箱结构框图

时钟源提供时钟信号对应频率如下：

时钟源

对应的短路子位置

频率

时钟源

对应的短路子位置

频率

CLK0

第一个

4M

CLK1

第一个

15.63KHz

第二个

250KHz

第二个

7.81KHz

第三个

125KHz

第三个

3.91KHz

第四个

62.5KHz

第四个

980.39Hz

第五个

31.25KHz

第五个

489Hz

第六个

15.63KHz

第六个

243.9Hz

CLK2

第一个

15.63KHz×JPCK

CLK3

第一个

60.60Hz×JPCK

第二个

980.39Hz×JPCK

第二个

30.30Hz×JPCK

第三个

487Hz×JPCK

第三个

15.27Hz×JPCK

第四个

245.1Hz×JPCK

第四个

3.82Hz×JPCK

第五个

122.25Hz×JPCK

第五个

1.91Hz×JPCK

第六个

60.98Hz×JPCK

第六个

0.95Hz×JPCK

CLK4

第一个

15.63KHz×JPCK

CLK5

第一个

60.60Hz×JPCK

第二个

980Hz×JPCK

第二个

30.30Hz×JPCK

第三个

450Hz×JPCK

第三个

15.27Hz×JPCK

第四个

245Hz×JPCK

第四个

3.82Hz×JPCK

第五个

121.95Hz×JPCK

第五个

1.91Hz×JPCK

第六个

60.98Hz×JPCK

第六个

0.95Hz×JPCK

JPCK短路子不同的短接位置,对应不同的分频系数。

从左到右，分频系数依次为　１／１，１／２，１／４，１／１６，１／３２，１／６４。

（二）、IV型实验箱结构组成：

IV型在III型实验箱的基础上，增加了模拟可编程器件部分，支持Lattice公司的Pac10、20、80芯片组，并增添了单片机和一些信号源。

本系统适合做数摸混合电路实验及单片机和可编程器件系统实验，还可方便的扩展部分接口实验等。

结构框图如下：

图Y-2：

EDA-IV型实验箱结构框图

（三）、EDA-V型实验箱结构组成：

系统主要由以下模块组成：

●4位米字型数码管显示模块

●8位8字型数码管显示模块

●矩阵键盘输入模块

●16×16点阵模块

●128×32液晶显示模块

●iSPPAC适配器接口

●CPLD/FPGA适配器接口

●12位按键输入模块

●18位拨码开关输入模块

●蜂鸣器输出模块

●电平调节模块

●模拟信号源模块

●话筒输入模块

●语音输出模块

●电阻电容扩展模块

●自由扩展区

●8路A/D转换模块

●D/A转换模块

●串行EEPROM模块

●RS232扩展模块

●EEPROM模块

●单片机及RS232接口模块

●可调数字信号源

EDA-V型实验箱结构框图如图Y-3：

EDA-V型实验箱结构框图。

各组成模块介绍

1、4位米字型数码管显示模块

数码管为共阴数码管。

本模块的输入口共有21个，为17个段信号输入口和4个位信号输入口，分别为A1、A2、B、C、D1、D2、E、F、G、H、J、K、M、N、O、P、DP、SEL0、SEL1、SEL2、SEL3。

其中SEL0对应最左端的数码管，SEL3对应最右端的数码管。

数码管的管脚分配如图Y-4所示。

图Y-4米字型数码管管脚分配

2、8位8字型数码管显示模块

数码管为共阴极数码管。

本模块的输入口共有21个，为11个段信号输入口和3个位信号输入口，分别为A、B、C、D、E、F、G、DP、SEL0、SEL1、SEL2。

其中SEL0、SEL1、SEL2位于16×16点阵模块区，它们经3-8译码器后送给数码管作位选信号，其对应关系如表1。

表1LED数码管显示接口及对应的显示状态

接口序号

数码管

SEL2

SEL1

SEL0

状态

1

1

1

第1位亮

1

1

0

第2位亮

1

0

1

第3位亮

1

0

0

第4位亮

0

1

1

第5位亮

0

1

0

第6位亮

0

0

1

第7位亮

0

0

0

第8位亮

注：

最右边为第一位

图Y-3：

EDA-V型实验箱结构框图

电路原理图如图Y-5所示。

3、矩阵键盘输入模块

本矩阵键盘为4×8键盘，其接口电路原理图如图Y-5所示，I/O口分别为KIN0、KIN1、KIN2、KIN3、SEL0、SEL1、SEL2，其中SEL0、SEL1、SEL2位于16×16点阵区。

4、16×16点阵模块

接口电路原理图如图Y-5所示。

列选信号为SEL0～SEL3经4-16译码器后给L0～L15，最右边为第一列；行选信号为L0～L15，最上方为第一行。

表2点阵显示接口对应关系表

SEL3

SEL2

SEL1

SEL0

点亮列号

1

1

1

1

第1列

1

1

1

0

第2列

1

1

0

1

第3列

1

1

0

0

第4列

1

0

1

1

第5列

1

0

1

0

第6列

1

0

0

1

第7列

1

0

0

0

第8列

0

1

1

1

第9列

0

1

1

0

第10列

0

1

0

1

第11列

0

1

0

0

第12列

0

0

1

1

第13列

0

0

1

0

第14列

0

0

0

1

第15列

0

0

0

0

第16列

5、128×32液晶显示模块

具体介绍《中文液晶显示模块说明》。

6、ISPPAC适配器接口

模拟可编程器件选用Lattice公司的PAC10、20、80芯片。

下载该芯片时将芯片选择开关拨向PAC。

7、CPLD/FPGA适配器接口

下载该芯片时将芯片选择开关拨向CPLD。

8、12位按键输入模块

开关弹起时为高电平，按下时为低电平。

输出口最左边对应开关K1，最右边对应开关K12。

9、18位拨码开关输入模块

开关拨向下方时为低电平，拨向上方时为高电平。

输出口最左边对应开关D17，最右边对应开关D0。

10、蜂鸣器输出模块

当输入口BELL_IN输入高电平时，蜂鸣器响。

11、电平调节模块

调节时，输出口OUT的电平在0~5V内变化。

12、模拟信号源模块

模块中第一排端口为输入口，第二排端口为输出口，分别说明如下：

DiffIN：

需差分转换信号输入口；

MuxIN1：

需叠加信号1输入口；

MuxIN2：

需叠加信号2输入口；

DiffOUT+：

差分信号正极性输出端口，为DiffIN差分后的信号；

DiffOUT-：

差分信号负极性输出端口，为DiffIN差分后的信号；

MuxOUT：

叠加信号输出端口，为MuxIN1与MuxIN2相加后的信号；

SIN_OUT312KHz：

正弦信号312KHZ输出端口；

13、话筒输入模块

通过外接话筒把语音信号输入经放大滤波后从MIC_OUT输出。

14、语音输出模块

语音信号从SPEAKIN端口输入，经放大后直接由内部喇叭输出。

15、电阻电容扩展模块

准备了一些实验常用的电阻电容供实验过程中使用。

16、自由扩展区

可作额外电路的搭建使用，作用等同于面包板。

17、8路A/D转换模块

采用ADC0809，外部信号可以分别通过其8路输入端IN0～IN7进入A/D转换器。

通过适当设计，目标芯片可以完成对ADC0809的工作方式确定、输入端口选择、数据采集与处理等所有控制工作，并可以通过系统板提供的译码显示电路（LED&LCD）将测得的结果显示出来。

I/O口如下：

IN0～IN7：

8通道模拟信号输入口；

D0～D7：

8位数据总线输出端口；

Vref+、Vref-：

参考电压输入端口；

INT：

中断信号输出端口；

/WR：

写信号输入端口；

/RD：

读信号输入端口；

CS：

片选信号输入端口；

A0～A2：

输入端口选择信号输入口

电路原理图如图Y-6所示

18、D/A转换模块

8位D/A，I/O口定义如下：

D0～D7：

数据总线，输入口；

/CE：

转换允许，低电平有效；

/CS：

片选，低电平有效；

有两种输出方式。

第一种，将短路子接在左侧的两个铜柱上，D/A转换输出到D/AOUT区域的６个孔输出；第二种，将短路子接在右侧的两个铜柱上，D/A转换输出接到ＬＭ３５８的同相输入端。

LM358单电源二运放。

与AD558配合，将AD558的输出接到LM358的同相输入端，作为他的同相输入信号；在LM358的右上脚，有TESTIN模块，他的信号可作为ＬＭ３５８的反相输入端。

电路原理图如图Y-7所示。

图Y-6A/D转换电路原理图

图Y-7D/A转换电路原理图

19、串行E2PROM模块

采用的芯片为串行E2PROMAT93C46，I/O口定义如下：

CS：

片选输入，高电平有效。

CLK：

串行数据时钟输入。

DI：

串行数据输入。

DO：

串行数据输出。

ORG：

存储器位数选择输入：

输入高电平时，选择为16位结构的存储器；输入为低电平时，选择为8位结构的存储器；未连接时，由于内部的上拉电阻，使其为16位存储器。

20、RS232扩展模块

采用的芯片为MAX232标准串行口接口片，通过CPLD/FPGA实现串口控制，可直接实现CPLD/FPGA与上位机的通讯。

21、EEPROM模块

采用28C64并行E2PROM。

22、单片机及RS232接口模块

本单片机为开放性设计，可自由下载程序，对整个系统无任何影响。

可以实现CPLD/FPGA与单片机的接口实验，以及高级的FPGA开发，同时自身带有串行接口，可与上位机实现通讯。

其对应的接口为：

P0口：

D0～D7；P1口：

P10～P17；

P2口：

P20～P27；复位信号输出：

RESET

P3口分别对应为：

/RD、/WR、RXD、TXD、T0、T1、INT0、INT1

其他接口为：

ALE、PSEN

RESET复位端口提供一高电平脉冲。

23、可调数字信号源

时钟信号源可产生从1.2Hz～20MHz之间的任意频率。

该电路采用全数字化设计，提供的最高方波频率为20MHz，最低频率为1.2Hz，并且频率可以在这个范围办内随意组合变化。

整个信号源共有六个输出口（CLK0～CLK5），每个输出口输出的频率各不相同，通过JP1～JP11这11组跳线来完成设置的，其中：

CLK0输出口的频率通过JP7（CLK0）来设置的，这样输出的时钟频率种类为20MHz、10MHz、5MHz、2.5MHz、1.25MHz；

CLK1输出口的频率通过JP1（F_SEL1）及JP8（CLK1）来设置，输出频率对应的关系为：

FCLK1=20MHz×F_SEL1×CLK1

CLK2输出口的频率通过JP1（F_SEL1）、JP2（F_SEL2）及JP9（CLK2）来设置，输出频率对应的关系为：

FCLK2=20MHz×F_SEL1×F_SEL2×CLK2

CLK3输出口的频率通过JP1（F_SEL1）、JP2（F_SEL2）、JP3（F_SEL3）及JP10（CLK3）来设置，输出频率对应的关系为：

FCLK3=20MHz×F_SEL1×F_SEL2×F_SEL3×CLK3

CLK4输出口的频率通过JP1（F_SEL1）、JP2（F_SEL2）、JP3（F_SEL3）、JP4（F_SEL4）及JP11（CLK4）来设置，输出频率对应的关系为：

FCLK4=20MHz×F_SEL1×F_SEL2×F_SEL3×

F_SEL4×CLK4

CLK5输出口的频率通过JP1（F_SEL1）、JP2（F_SEL2）、JP3（F_SEL3）、JP4（F_SEL4）、JP5（F_SEL5）及JP6（CLK5）来设置，输出频率对应的关系为：

FCLK5=20MHz×F_SEL1×F_SEL2×F_SEL3×

F_SEL4×F_SEL4×CLK5

比如要得到1.2Hz的信号,短路子的设置如下:

JP1F_SEL1：

1/16

JP2F_SEL2：

1/16

JP3F_SEL3：

1/16

JP4F_SEL4：

1/16

JP5F_SEL5：

1/16

JP6F_SEL6：

1/16

JP7CLK0：

1.25M

信号输出CLK5。