数电实验内容.docx
《数电实验内容.docx》由会员分享，可在线阅读，更多相关《数电实验内容.docx（11页珍藏版）》请在冰豆网上搜索。
数电实验内容
实验一门电路的外特性测试
实验目的：
1、熟悉TTL集成逻辑门的逻辑功能，掌握与门、或门、与非门逻辑功能的测试方法
2、掌握与非门主要外特性及它们的测试方法
实验器件：
74LS00一片万用电表一块电阻若干、置数开关一块双综示波器一台导线若干等
实验内容：
1、以TTL与非门74LS00为例测试其真值表
1脚、2脚接置数开关，3脚为输出端
A
B
VO
0
0
0
1
1
0
1
1
将与非门的输入端如表中所列输入，用万用表依序测出相应的输出电压VO值，如图1-1所示，并列入表1-1中。
图1-174LS00真值表
2、同样方法，可以测试TTL74LS08、74LS86、74LS32等门电路的真值表。
3、TTL与非门74LS00为例的电压特性曲线测试。
如图1-2所示，其输入电压Vi分别取0.2V、0.4V、0.6V、0.8V、1.1V、1.2V、1.3、1.4V、1.5V、1.6V、1.8V、2.0V，测出相应的输出电压VO值，即可画出电压传输特性曲线，从这特性曲线上可以确定TTL与非门的输出高电平VOh；输出低电平VOL；开门电压VON；关门电压VOFF；输入低电平噪声容限VNL=VOFF-VIL输入高电平噪声容限VNH=VIH-VON；
开门电平指允许输入高电平的最小值；关门电平指允许输入低电平的最大值，VIH为前级门的输出高电平，即本级门的输入高电平；VIL为本级门的输入低电平。
4、TTL与非门74LS00为例的输入特性测试
如图1-3所示，74LS00的一输入端短路，输入端流出的电流即为输入短路电流Iis；
如图1-4所示，74LS00的一输入端接+5V，其流向输入端的电流即为输入漏电流IiH；
5、TTL与非门74LS00为例的输出特性（带负载能力）测试
如图1-5所示，按表1-2所示改变RL的阻值，测出相应的输出电压VOH，依序计算IL=VOH/RL，并画出VOH随负载电流变化的曲线。
（注意：
电位器RL阻值禁止改变到50欧以下）
RL
空载1K470Ω200Ω110Ω
VOH
IL
图1-2与非门74LS00输出高电平数据
如图1-6所示，按表1-3所示改变RL的阻值，测出相应的输出电压VOL，依序计算负载电流IL=5V-VOL/RL，并画出与非门输出为低电平VOL输出特性曲线。
（注意：
RL阻值禁止改变到50欧以下）
RL
空载4.7K1.5K800Ω500Ω230Ω
VOH
IL
图1-3与非门74LS00输出低电平时负载数据
6、TTL与非门74LS00为例的动态逻辑功能测试
如图1-7所示，与非门一端输入脉冲信号，另一端分别接低电平，悬空、高电平三种状态，用双综示波器同时观察加连续脉冲的输入端信号和与非门输出端信号，记录情况于表1-4中。
一个输入端加连续脉冲
另一输入端
输出端Y波形
低电平
悬空
高电平
图1-4与非门动态逻辑功能测试记录表
7、TTL与非门74LS00为例的平均功耗测试
TTL与非门74LS00为例的平均功耗如图1-8所示，与非门所有输入端悬空，输出端空载时，电流提供给器件的电流为低电平输出电源电流ICCL；如图1-9所示，与非门有一个以上的输入端接地，输出端空载时的提供给器件的电流为高电平输出电源电流ICCH；器件的平均功耗为
PAV=1/2（ICCL+ICCH）VCC（VCC=+5V）
附录：
主要外部特性参数
TTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输时延和空载功耗等。
（1）输出高电平VoH：
输出高电平VoH是指至少有一个输入端接低电平时的输出电平。
VoH的典型值是3.6V。
产品规范值为VoH≥2.4V，标准高电平VSH=2.4V。
（2）输出低电平VoL：
输出低电平VoL是指输入全为高电平时的输出电平。
VoL的典型值是0.3V，产品规范值为VoL≤0.4V，标准低电平VSL=0.4V。
（3）开门电平VON：
开门电平VON是指在额定负载下，使输出电平达到标准低电平VSL的输入电平，它表示使与非门开通的最小输入电平。
VON的典型值为1.5V，产品规范值为VON≤1.8V。
开门电平的大小反映了高电平抗干扰能力，VON愈小，在输入高电平时的抗干扰能力愈强。
（4）关门电平VOFF：
关门电平VOFF是指输出空载时，使输出电平达到标准高电平VSH的输入电平，它表示使与非门关断所允许的最大输入电平。
VOFF的典型值为1V，产品规范值VOFF≥0.8V。
关门电平的大小反映了低电平抗干扰能力，VOFF越大，在输入低电平时的抗干扰能力越强。
（5）扇入系数Ni：
扇入系数Ni是指与非门允许的输入端数目。
一般Ni为2～5，最多不超过8。
（6）扇出系数No：
扇出系数No是指与非门输出端连接同类门的最多个数。
它反映了与非门的带负载能力。
一般No≥8。
扇入和扇出是反映门电路互连性能的指标。
（7）输入短路电流IiS：
输入短路电流IiS是指当与非门的某一个输入端接地而其余输入端悬空时，流过接地输入端的电流。
在实际电路中，IiS是流入前级与非门的灌电流，它的大小将直接影响前级与非门的工作情况。
因此，对输入短路电流要加以限制，产品规范值IiS≤1.6mA。
（8）高电平输入电流IiH：
高电平输入电流IiH是指某一输入端接高电平，而其他输入端接地时，流入高电平输入端的电流，又称为输入漏电流。
当与非门串联运用时，若前级门输出高电平，则后级门的IiH就是前级门的拉电流负载，IiH过大将使前级门输出的高电平下降。
所以，必须将IiH限制在一定数值以下，一般IiH≤50μA。
（9）平均传输延迟时间tpd：
平均传输延迟时间tpd是指一个矩形波信号从与非门输入端传到与非门输出端（反相输出）所延迟的时间。
通常将从输入波上沿中点到输出波下沿中点的时间延迟称为导通延迟时间tpdL；从输入波下沿中点到输出波上沿中点的时间延迟称为截止延迟时间tpdH。
平均延迟时间定义为 tpd=（tpdL+tpdH）/2
平均延迟时间是反映与非门开关速度的一个重要参数。
tpd的典型值约10ns，一般小于40ns。
（10）空载功耗P：
空载功耗是当与非门空载时电源总电流ICC和电源电压UCC的乘积。
输出为低电平时的功耗称为空载导通功耗PON，输出为高电平时的功耗称为空载截止功耗POFF。
PON总比POFF大，平均功耗P=（PON+POFF）/2。
一般P＜50mW,如74H系列门电路平均功耗为22mW。
TTL,三极管基极有电阻接5V电源.悬空相当于+5V电源通过电阻,再通过PN结加到输入端,悬空后,输入端高电平.TTL处理方法有三种：
1.接高电平，通常接Vcc；2.与多余的输入端连接；3.悬空。
CMOS是前两种。
某一输入端口悬空即开路，对电路输出没有影响，而ttl与非门只要有一个输入端输入为“0”，输出为1，而某一个输入端为“1”则不影响输出结果，所以悬空可以看成输入为“1”
实验二利用门电路构成编码器及一位全加器、分配器、选择器
实验目的：
1、熟悉由基本门电路组成逻辑功能部件的方法和原理。
2、进而了解组合电路的设计，安装和调试。
实验器件：
74LS08（与门）一片,74LS32（或门）一片,74LS86（异或门）一片,74LS20（四输入两与非门）二片,74LS11（三输入与门）一片,74LS04（非门）一片，导线若干等
实验内容：
1、编码器设计电路：
编码器的功能是将具有特定意义的单个信号输入信号组合成二进制代码输出的组合逻辑电路。
编码器设计电路：
将0~7八个各代表0~7的逻辑开关向变量，转换成三位二进制代码输出的组合电路，编码器真值表如下：
十进制数
输入
输出
K7K6K5K4K3K2K1K0
ABC
0
11111111
000
1
11111101
001
2
11111011
010
3
11110111
011
4
11101111
100
5
11011111
101
6
10111111
110
7
01111111
111
连接电路：
画出电路图，利用两片74LS20和置数开关来实现，显示用LED逻辑电平。
说明：
输入K1~K7常置“1”，需输入哪个逻辑开关的特定编码时，就将哪个开关置“0”，其输出显示即为对应二进制编码。
2、一位全加器设计电路
全加器具有三个输入，除被加数，加数外还应考虑来自低位的进位，分别表示的X、Y、Z相加以后产生本位和S及本位向高一位的进位C。
自己设计真值表、电路，X、Y、Z根据真值表由置数开关置数，输出接显示，看是否与真值表相符合。
3、设计一个四路分配器电路
分配器是把一个输入信号A传送到四个输出端去的组合电路，将A传送到哪个输出端决定于S1、S0。
A输入可用连续脉冲。
S1S0
F0F1F2F3
00
01
10
11
A000
0A00
00A0
000A
画出电路图，自行检验。
4、设计一个四选一数据选择器
从四路输入信号中由选择控制S1、S0决定选取其中之一传送到唯一的输出端去的电路称为四路选择器，通过实验看是否与真值表相符。
S1、S0由置数开关控制。
I0~I3分别接连续脉冲。
S1S0
F
00
01
10
11
I0
I1
I2
I3
5、自行设计一个三位判决电路。
实验三计数、译码、显示电路
实验目的：
1、掌握BCD码译码器驱动显示电路的工作原理
2、理解集成电路74LS247译码器驱动器的功能和LED数码管的功能
3、会利用CT74LS160设计任意进制计数器
实验器件：
置数开关一个，CT74LS160两片，74LS247两片，LED七段显示器一块（共阳极型），74LS00一个，导线若干。
实验内容：
设计20以上50以内的任意进制计数器。
集成电路管脚说明：
74LS160：
74LS247：
升级会员 