数字电子技术基础复习提纲.ppt
《数字电子技术基础复习提纲.ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础复习提纲.ppt（26页珍藏版）》请在冰豆网上搜索。
例例1：
画出逻辑函数的卡诺图，并化简：
画出逻辑函数的卡诺图，并化简L（A,B,C,D）=（0,1,2,3,4,8,10,11,14,15）一、一、逻辑函数的化简逻辑函数的化简例例例例2.2.用卡若图化简函数用卡若图化简函数用卡若图化简函数用卡若图化简函数二、特殊门电路功能和符号二、特殊门电路功能和符号传输门：
传输门：
高电平高电平使能使能=高阻状态高阻状态与非逻辑与非逻辑ZLABLCS=0_CS=1ABCS&LEN三态与非门三态与非门（TSL）L=L1.L2OC门：
输出端连接实现门：
输出端连接实现“线与线与“L1L2三、组合逻辑电路的分析三、组合逻辑电路的分析组合逻辑电路的分析步骤：
组合逻辑电路的分析步骤：
1、由逻辑图写出各输出端的逻辑表达式；由逻辑图写出各输出端的逻辑表达式；2、化简和变换逻辑表达式；化简和变换逻辑表达式；3、列出真值表；列出真值表；4、根据真值表或逻辑表达式，经分析最后确定其功能。
根据真值表或逻辑表达式，经分析最后确定其功能。
根据已知逻辑电路，经分析确定电路的的逻辑功能。
根据已知逻辑电路，经分析确定电路的的逻辑功能。
四、组合逻辑电路的设计四、组合逻辑电路的设计11、逻辑抽象：
根据实际逻辑问题的因果关系确定输入、逻辑抽象：
根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；根据逻辑描述列出真值表；3、由真值表写出逻辑表达式由真值表写出逻辑表达式;5、画出逻辑图。
画出逻辑图。
4、根据器件的类型根据器件的类型,简化和变换逻辑表达式简化和变换逻辑表达式组合逻辑电路的设计步骤组合逻辑电路的设计步骤组合逻辑电路的设计：
根据实际逻辑问题，求出所要求逻辑组合逻辑电路的设计：
根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。
功能的最简单逻辑电路。
例例1：
用一片：
用一片74HC138实现函数实现函数
（1）将函数式变换为最小项之和的形式将函数式变换为最小项之和的形式
（2）在译码器的输出端加一个与非门，即可实现给定的在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数组合逻辑函数.注意：
高、低位；注意：
高、低位；A=A2,B=A1,C=A0A=A2,B=A1,C=A0五、五、用译码器实现逻辑函数用译码器实现逻辑函数六、数据选择器六、数据选择器的的应用应用例例1试用试用8选选1数据选择器数据选择器74LS151产生逻辑函数产生逻辑函数比较比较Y与与L，当当D3=D5=D6=D7=1D0=D1=D2=D4=0时时，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L解解:
注意：
注意：
高、低位高、低位1110100110010100全加器真值表全加器真值表全加器：
能进行加数、被加数和低位来的进位信号相加，并全加器：
能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。
根据求和结果给出该位的进位信号。
111011101001110010100000CoSCiBA逻辑表达式：
逻辑表达式：
七、七、算术运算电路算术运算电路八、八、触发器触发器Qn+1=D1、D触发器触发器D触发器触发器2JK触发器触发器JK触发器触发器3T触发器触发器逻辑符号逻辑符号4.T触发器触发器国际逻辑符号国际逻辑符号特性方程特性方程时钟脉冲每作用一次，触发器翻转一次。
时钟脉冲每作用一次，触发器翻转一次。
5.SR触发器触发器SR=0（约束条件）约束条件）RS触发器触发器分析同步时序逻辑电路的一般步骤分析同步时序逻辑电路的一般步骤3.确定电路的逻辑功能确定电路的逻辑功能.2.列出状态转换表或画出状态图和时序图列出状态转换表或画出状态图和时序图；1.根据给定的时序电路图根据给定的时序电路图,写出下列各逻辑方程式：
写出下列各逻辑方程式：
（）输出方程；输出方程；（）各触发器的激励方程各触发器的激励方程;（3）状状态态方方程程:
将将每每个个触触发发器器的的驱驱动动方方程程代代入入其其特特性性方程得状态方程方程得状态方程.时序逻辑电路分析目的：
已知逻辑电路，通过分析，时序逻辑电路分析目的：
已知逻辑电路，通过分析，确定确定电路的逻辑功能。
电路的逻辑功能。
九九、同步同步时序逻辑电路的分析时序逻辑电路的分析十、移位寄存器十、移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向码向高位或向低位移动高位或向低位移动的逻辑功能部件。
的逻辑功能部件。
按移动方式分按移动方式分单向单向移位寄存器移位寄存器双向双向移位寄存器移位寄存器左左移位寄存器移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能分类右右移位寄存器移位寄存器集成芯片集成芯片74LS19474LS194应用应用十一、十一、用集成计数器构成任意进制计数器用集成计数器构成任意进制计数器例例用用74161构成九进制加计数器。
构成九进制加计数器。
解：
九进制计数器应有解：
九进制计数器应有9个状态，而个状态，而74161在计数过程中在计数过程中有有16个状态。
如果设法跳过多余的个状态。
如果设法跳过多余的7个状态，则可实现模个状态，则可实现模9计数器。
计数器。
（1）反馈清零法反馈清零法1）接线图接线图注：
注：
D3D2D1D0=00002.反反馈馈置置数数法法-利利用用PE端端，将将初初始始状状态态置置入入输出端。
输出端。
例例:
用用7416174161构构成成99进进制制加加法法计计数数器器。
要要求求采采用用反反馈馈置置数数法实现。
法实现。
（3）级连法级连法当当要要求求设设计计的的计计数数器器模模M集集成成计计数数器器的的模模N时，就需要二片以上的集成芯片级连使用。
时，就需要二片以上的集成芯片级连使用。
例例用用74161组成组成256进制计数器。
进制计数器。
解解:
1确定所用芯片的个数。
确定所用芯片的个数。
256=16*16所以需二片。
所以需二片。
2级连级连:
同同步步方方式式：
1）低低位位片片的的进进位位TC1,接接高高位位片片的的使使能能信信号号CET、CEP;22）所有芯片的时钟接在一起。
所有芯片的时钟接在一起。
所有芯片的时钟接在一起。
所有芯片的时钟接在一起。
TC=Q3Q2Q1Q0CETCETCETCEPCEPCETCETCEPCEPD0D1D2D3D0D1D2D3CRTCCRTCPEPEQ0Q1Q2Q3Q0Q1Q2Q3D0D1D2D3D0D1D2D3CRTCCRTCPEPEQ0Q1Q2Q3Q0Q1Q2Q3异步方式异步方式-将低位片的进位反相后，接高位片的时钟将低位片的进位反相后，接高位片的时钟CP。
D0D1D2D3CRTCPEPEQ0Q1Q2Q3CETCEPCETCEPD0D1D2D3CRTCPEPEQ0Q1Q2Q3将将将将低低低低位位位位片片片片的的的的进进进进位位位位反反反反相相相相后后后后，接高位片的时钟接高位片的时钟接高位片的时钟接高位片的时钟CPCP。
1用用555定时器组成施密特触发器定时器组成施密特触发器vI10v5v十十二、二、555定时器及其应用定时器及其应用2用用555定时器定时器组成组成单稳态触发器单稳态触发器uituottwttww=1.1=1.1RCRC3用用555定时器定时器组成组成多谐振荡器多谐振荡器R1R2n位倒位倒TT形形电阻网络电阻网络DAC有：
有：
十十三、三、D/A转换器转换器例题：
用计数器和例题：
用计数器和D/A转换器组成转换器组成阶梯波产生电路阶梯波产生电路74163具具同步清零功能同步清零功能74163和与非门构成十进制计数器：
和与非门构成十进制计数器：
00001001vOQ0Q1Q2Q3CPD0D1D2D310.24V&CRCEPCETPE174LS163+ARfIOUT1IOUT2VREFAD7533D0D1D2D3D4D5D6D7D8D9vO/mVD705030101.取样取样则则fs2fimax-奈奎斯特采样奈奎斯特采样定理（定理（NyquistTheorem）2.保持保持（Hold）3.ADC量化量化编码编码A/DA/D转换的过程转换的过程十四、十四、A/D转换器转换器并联比较型并联比较型（flashADC-高速高速ADC）特点特点:
转换速度快转换速度快,转换时间转换时间10ns1s,但但电路复杂。
电路复杂。
逐次逼近型（逐次逼近型（Successive-ApproximationADC）特点特点:
转换速度适中转换速度适中,转换时间转换时间为几为几s100s,转换精度高，在转换精度高，在转换速度和硬件复杂度之间达到一个很好的平衡转换速度和硬件复杂度之间达到一个很好的平衡。
双积分型双积分型（Dual-SlopeADC）特点特点:
转换速度慢转换速度慢,转换时间转换时间几百几百s几几ms,但但转换精度高转换精度高，抗，抗干扰能力最强。
干扰能力最强。
A/DA/D的特点：
的特点：
升级会员 