数字逻辑课设.docx

资源描述

数字逻辑课设.docx

《数字逻辑课设.docx》由会员分享，可在线阅读，更多相关《数字逻辑课设.docx（21页珍藏版）》请在冰豆网上搜索。

数字逻辑课设.docx

数字逻辑课设

中文摘要

数字逻辑电路将数字电子技术和数字逻辑电路的有关知识融为一体,是一门发展迅速、实践性和应用性很强的电子技术。

主要内容有逻辑代数基础、基本门电路、组合路基电路、脉冲波形的产生与变换等等。

本次课程设计的题目是数字心率计，主要实现的功能是通过传感器接收一个信号，通过施密特触发器整形，然后和一个标准的方波相与，通过74193计数器进行计数。

计数器出来的数通过77锁存器进行锁存，然后传入CD4036B比较器中与规定的值进行比较，如果低于规定的值则报警，如果高于规定的值，则发光二极管发光。

最后通过七段显示器显示出心跳的次数。

方波的产生是通过一个555构成的多谐振荡器提供一千赫兹的频率，然后通过74193计数器来进行分频，最终得到想要的方波。

关键词：

分频、计数、锁存、比较、显示、报警

课程设计（论文）任务书

课程设计（论文）成绩评定表

1设计任务描述1

1.1设计题目：

数字心率计1

1.2设计要求1

1.2.1设计目的1

1.2.2基本要求1

1.2.3发挥部分1

2设计思路2

3设计方框图3

4各部分电路设计及参数计算4

4.1秒信号产生电路设计及其参数计算4

4.1.1秒信号产生电路设计4

4.1.2秒信号产生电路参数计算5

4.2整形电路设计5

4.3计数电路设计6

4.4锁存电路设计6

4.5比较电路设计及功能分析7

4.6报警电路设计8

4.7显示电路设计9

5工作过程分析10

6元器件清单11

7主要元器件介绍12

7.1多谐震荡器12

7.1.1引脚图12

7.1.25G555功能表13

7.1.3个引脚功能13

7.274193计数器15

7.2.1引脚图15

7.2.2功能表15

7.2.3引脚功能介绍15

7.3CC14585比较器16

7.3.1CC14585引脚图16

7.3.2功能表17

7.3.2功能介绍17

7.44位双稳态D型锁存器（77）18

7.4.1引脚图18

7.4.2功能表18

7.4.3功能介绍18

小结19

致谢20

参考文献21

附录A1逻辑电路图22

附录A2实际接线图23

1设计任务描述

1.1设计题目：

数字心率计

1.2设计要求

1.2.1设计目的

（1）掌握数字心率计的构成、原理与设计方法；

（2）熟悉集成电路的使用方法

1.2.2基本要求

（1）要求测出1分钟内心跳次数，也可得重复测量；

（2）用传感器测量心率，把心率量转换为可测信号；

（3）设计振荡器及分频系统，闸门时间：

1s,0.5s；

（4）可控制的计数、锁存、译码显示系统。

1.2.3发挥部分

（1）一分钟心率超过50报警；

（2）一分钟心率低于30报警；

（3）二分钟心率超过100报警；

（4）二分钟心率低于60报警；

2设计思路

根据此次课程设计的要求，我设计的数字心率计基本有八部分组成。

其中振荡器和分频器组成标准的秒信号发生器，用一个开关来控制定时为一分钟还是两分钟。

当开关闭合时是定时两分钟，当开关打开时是定时一分钟。

三个74193计数器串联来计数。

最后以“百”“十”“一”的十进制数字显示出来。

显示部分由译码器7448和七段显示器构成。

（1）震荡电路设计：

由集成电路定时器555与RC组成的多谐振荡器。

选用555定时器构成多谐振荡器，震荡器的频率为1000赫兹。

（2）分频电路设计：

采用六片74193级联，最终得到通过一个有555构成的震荡电路产生1000赫兹的频率，然后通过74193计数器进行分频，最终得到想要的方波。

（3）整形电路设计：

由555构成的施密特触发器将传感器传入的脉冲信号整理成矩形波，然后和方波相与，将结果传入计数器。

（4）计数电路设计：

用三个74193计数器串联来计数，最多能计999。

（5）锁存电路设计：

采用三个77锁存器分别存储三位数字。

并通过一个555构成的单稳态触发器来控制锁存器，从而起到保存计数的功能。

（6）比较电路设计：

用四个CC14585比较器组成，锁存器传入的信号通过和已经定义好的四个数相比较，从而来判断心跳的次数是否超出预定的值，如果是，则给报警电路一个信号。

（7）显示电路设计：

由三片7448译码器芯片和三片七端显示译码器组成。

（8）报警电路设计：

由两个555构成的触发器组成，由比较电路传入的信号来控制它是否工作。

3设计方框图

4各部分电路设计及参数计算

4.1秒信号产生电路设计及其参数计算

4.1.1秒信号产生电路设计

图4.15G555震荡器与分频电路连接电路

本电路中的振荡器是由555定时器构成的多谐振荡器。

电路由5G555外加两个电阻和一个电容组成。

5G555的D端（即放电三极管T的集电极）经R1接至电源VCC，构成一个反相器。

电阻R2和电容C构成积分电路。

积分电路的电容电压vc作为电路输入接至输入端TH和TR。

由于555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。

工作原理：

时间标准信号的频率很高，要得到秒脉冲，需要分频电路。

振荡器产生的振荡频率为1000Hz，用3片74193可得到1Hz的秒脉冲信号，根据具体需要可在用74193计数器将其继续分频。

4.1.2秒信号产生电路参数计算

555震荡电路的震荡周期计算方法如下：

T=t1+t2=1ms

t1=0.7（R1+R2+RRP+R2）C1

t2=0.7R2C1

若选定脉冲占空比

为0.6，可得

==0.6

t1=0.6

1ms=0.6ms

t2=T-t1=1-0.6=0.4ms

取电容C=0.1

F，则R2===5.714k

取标称值R2=5.1k

R1+RRP=

-R2=-5.417

1000=8.57k

取R1=2k

RRP=10k

4.2整形电路设计

图4.25G555构成的施密特触发器

施密特触发器是一种特殊的双稳态时序电路，与一般的双稳态触发器相比，它具有两个特点。

第一，施密特触发器属于电平触发，对于缓慢变化的信号同样适用。

只要输入信号电平达到相应的触发电平，输出信号就会发生突变，从

一个稳态翻转到另一个稳态，并且稳态的维持依赖于外加触发输入信号。

第二，郁郁正向和负向增长的输入信号，电路有不同的阈值电平。

当开关闭合时，传感器将个脉冲信号输入到施密特触发器中，由于电压的变化，使的电容不停的充电和放电，从而使的脉冲信号转变成一个矩形波。

4.3计数电路设计

图4.374193构成的计数电路

三片74193串联来统计心跳的次数,每片的初始值预设为零。

预置控制端设为一。

因为三片计数器用来累计心跳，所以CPD预置为1。

当个位计数计到十时,就向十位传入一个信号,当十位累计到十时,就向最高位百位传入一个信号,三片串联最多能计到999。

从而实现了分位计数。

4.4锁存电路设计

图4.477构成的锁存电路

因为计数电路是串联的，所以锁存电路也同样使用三片77锁存器来锁存统计的数字。

77锁存器有一个控制端，当控制断输入高电平时，锁存器可以往里输入数据，并保存，当输入低电平时，则锁存器不工作，保持原来状态。

锁存器的控制端由5G555组成的单稳态触发器提供。

4.5比较电路设计及功能分析

图4.5CC14585组成的比较电路

根据课程设计的需要，因为电路测试一分钟和两分钟心跳的报警次数不同，所以需要四个比较器才能实现此功能。

每个比较器共有八个输入端，A1~A4由锁存器的四个输入端1Q~4Q输入数据，B1~B4是预先设置好的。

CC14585比较器的真值表如下图4.6所示。

输入

输出

比较

级联

A3B3

A2B2

A1B1

A0B0

A=B

A>B

A=B

A>B

A3>B3

A3=B3

A2>B2

A3=B3

A2=B2

A1>B1

A3=B3

A2=B2

A1=B1

A0>B0

A3=B3

A2=B2

A1=B1

A0=B0

A3=B3

A2=B2

A1=B1

A0=B0

A3=B3

A2=B2

A1=B1

A0=B0

A3=B3

A2=B2

A1=B1

A3=B3

A2=B2

A3=B3

图4.6比较器真值表

4.6报警电路设计

图4.75G555构成的报警电路

根据课程设计的需要，为了区分心跳过快还是心跳过慢，所以设计了两个报警电路。

因为测量的时间的不同，所以电路中添加了一个开关来控制，锁存器出来的信号通过和控制信号相与，然后输入到报警电路中，控制报警电路工作。

4.7显示电路设计

图4.8七端显示译码器7446和七端显示器组成的显示电路

七段译码显示器在3个控制端为1时，显示器工作，当锁存器把数据输入到7448中，然后决定a、b、c、d、e、f、g相应的显示。

七段译码显示器7448的输出为高电平有效，即输出为1时，对应字段点亮；输出为0时，对应字段熄灭。

该译码器能够驱动七段显示器显示16种字形。

输入A3、A2、A1、A0接收4为二进制码，输出a、b、c、d、e、f和g分别驱动七段显示器的a、b、c、d、e、f和g字段。

但本电路中只让它显示0~9十种字型。

5工作过程分析

本次的课程设计是在限定的时间内测量心跳的次数。

测量的时间是可选的，一分钟和两分钟。

测量时间的控制是由一个开关决定的，当开关闭合时，测量时间是两分钟。

当开关断开时，测量时间是一分钟。

定时电路输出的信号和经过施密特触发器整理后的信号相与，然后送入计数电路，对其进行统计，然后将统计出来的数据送入锁存器进行保存，然后输入到显示电路，输出心跳的次数。

锁存器出来的信号还要送到比较器CC14585中，和预先设定的值相比较。

若在一分钟内心跳次数低于30和在两分钟内心跳次数低于50次则报警电路中的扬声器发声。

若在一分钟内心跳次数高于60和在两分钟内心跳次数高于100次则报警电路中的发光二极管发光。

本系统的设计电路由秒信号产生电路、整形电路、计数电路、锁存电路、比较电路、显示电路和报警电路部等几部分组成。

振荡器产生稳定的高频脉冲信号，然后经过分频器输出标准的秒脉冲。

振荡器产生的振荡频率为1000Hz，用3片74193进行分频后可得到1Hz的秒脉冲信号，在通过两片74193芯片进行分频，可得到一分钟和两分钟不同频率。

计数电路由三片74193串联组成。

其最大计数范围是999。

锁存电路由三片CC14585芯片组成。

因为计数电路由三片74193串联组成，所以锁存电路也的用三片CC14585芯片。

当其控制渡输入为一时，锁存器允许输入数据，并对起进行保存。

锁存器的控制信号由一个5G555组成的单稳态触发器提供。

6元器件清单

序号

元件名称

规格及用途

数量

定时器

5G555

1片

计数器

74193

9片

译码器

7448

3片

显示器

74LS49

3片

比较器

CC14585

4片

六高压输出缓冲器

7407

1片

六反向器

7404

1片

四二输入异或门

7486

4片

二四输入与门

7408

1片

电阻

7个

电阻

10k

1个

电阻

5.1k

1个

电阻

330

21个

电容

0.1uF

1个

电容

0.01uF

10个

发光二极管

BS201

1个

扬声器

74LS00

1个

7主要元器件介绍

7.1多谐震荡器

7.1.1引脚图

图7.15G555构成的多谐震荡器

由555定时器构成的多谐振荡器有两个暂稳态，接通电源后，电容被充电，电容电压上升，当上升到三分之二电容电压时，触发器被复位，同时放电三极管导通，此时输出电压为低电平，电容通过电阻和三极管放电，使电容电压下降。

当下降到三分之一电源电压时，触发器又被置位，输出翻转为高电平。

由于555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。

7.1.25G555功能表

输入

输出

阀值输入

Vcc

触发输入

Vcc

复位

输出

不变

放电管T

导通

截止

导通

不变

7.1.3个引脚功能

1脚：

外接电源负端VSS或接地，一般情况下接地。

2脚：

低触发端

3脚：

输出端Vo

4脚：

是直接清零端。

当

端接低电平，则时基电路不工作，此时不论

、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。

5脚：

VC为控制电压端。

若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。

6脚：

TH高触发端

7脚：

放电端。

该端与放电管集电极相连，用做定时器时电容的放电。

8脚：

外接电源VCC，双极型时基电路VCC的范围是4.5~16V，CMOS型时基电路VCC的范围为3~18V。

一般用5V。

7.274193计数器

7.2.1引脚图

图7.274193计数器引脚图

7.2.2功能表

输入

输出

CLR

DCBA

CPUCPD

QDQCQBQA

dddd

x3x2x1x0

dddd

0000

X3x2x1x0

累加计数

累减计数

7.2.3引脚功能介绍

1脚：

数据输入端

2脚：

数据输出端

3脚：

数据输出端

4脚：

累减计数端，当计数脉冲输入到它时，计数器进行累减计数

5脚：

累加计数端，当计数脉冲输入到它时，计数器进行累加计数器

6脚：

数据输出端

7脚：

数据输出端

8脚：

外接电源负端VSS或接地，一般情况下接地

9脚：

数据输入端

10脚：

数据输入端

11脚：

预置控制端，当它为低电平时，计数器被预置为A、B、C、D端输入的值

12脚：

进位输出端

13脚：

借位输出端

14脚：

清零端，当它位高电平时，计数器被清除为0

15脚：

数据输入端

16脚：

外接电源VCC，双极型时基电路VCC的范围是4.5~16V，CMOS型时基电路VCC的范围为3~18V。

一般用5V。

7.3CC14585比较器

7.3.1CC14585引脚图

图7.3CC14585比较器

7.3.2功能表

输入

输出

比较

级联

A3B3

A2B2

A1B1

A0B0

A=B

A>B

A=B

A>B

A3>B3

A3=B3

A2>B2

A3=B3

A2=B2

A1>B1

A3=B3

A2=B2

A1=B1

A0>B0

A3=B3

A2=B2

A1=B1

A0=B0

A3=B3

A2=B2

A1=B1

A0=B0

A3=B3

A2=B2

A1=B1

A0=B0

A3=B3

A2=B2

A1=B1

A3=B3

A2=B2

A3=B3

7.3.2功能介绍

CC141585是国产CMOS中规模集成4位并行数字比较器，用来比较两个4位二进制数码的大小或相等。

它有8个比较输入端3个级联输入端和3个比较输出端。

该电路具有很强的级联能力。

可以将4位比较器扩展成8、12、16等等。

当扩大数码比较时，可将低位比较器芯片的输出端分别接至高位比较器芯片的级联输入端。

7.44位双稳态D型锁存器（77）

7.4.1引脚图

图7.44位双稳态D型锁存器（77）引脚图

7.4.2功能表

输入

输出

×L

7.4.3功能介绍

4位双稳态D型锁存器（77）主要功能是用来锁存数据，其D端是数据输入端，Q端是数据输出端，C端是允许端，用来控制锁存器工作。

电压参考值TTL极限值+7V，一般使用+5V。

CMOS极限值+20V，一般使用+15V。

小结

数字心率计是集模拟电子技术和数字电子技术为一体的一种综合应用。

整个数字心率计主要由震荡器、分频器、计数器、译码显示器、比较器等几不分组成。

其测量时间是可调的。

分为一分钟和两分钟。

使其测量的结果更准确。

通过本次课程设计，让我了解了学多电子器件的使用方法和工作原理。

更多的是学会了如何把自己的一些想法变成现实。

让我对其产生浓厚的兴趣。

转眼间，短短的一周数字逻辑课程设计结束了。

虽然说时间很短，我却学到了很多知识，不但让我把数字逻辑的知识重新复习了一遍，还在课外的书上学找到了学多没学过的芯片。

正如有句话说的好“万事开头难”，在刚定下来这个题目时，我真是无从下手，不知道应该先干些什么。

在老师的讲解下，通过去图书馆查资料，我终于进入正轨。

每做一部分真是很困难，总是问题百出，需要不停的查书，看资料来想办法解决问题。

这次课程设计的过程也是考验我们大家的一个过程。

首先考验我们的是处理问题的方法，其次是考验我们的自我控制能力和耐性。

很高兴我们大家都能顺利的通过这次考验，可以说是圆满的结束了这次课程设计。

致谢

时间过的真快，转眼间，一周的数字逻辑课程设计结束了。

短短的一周，我不光学到了学多书上没有的知识，更重要的是我学到了课程设计的基本步骤和遇到问题的解决办法。

在此，我要先感谢我的老师—曲延华。

在刚开始时，我拿到这个课程设计题目时，真的不知道从何开始做起，是曲老师耐心的指导我们，帮我画出了大体上的框图，给我了一些设计的基本思路。

接着开始着手设计。

每天，老师都会去看我们设计的成果，并帮助我们解答一些想不明白的问题。

在老师的耐心指导下，我的课程设计一点一点的完善了，在我们共同的努力下，课程设计终于完成了。

本来以为这样就一切都结束了，但在老师仔细的检查下，竟然还是存在一些细小的问题。

又经过反复的查资料，问题终于解决了。

当时，我真是从心里有一种说不出来的高兴。

我也可以设计电子产品了，并能加入一些我自己的想法。

以后我可以用同样的方法去实现一些我想要的电子产品，虽说还没有做出实物，但理论上是行的通的。

真的很感谢我的指导教师，是她不厌其烦的指导我，我才能有今天的收获，她为了帮我们解决问题，中午从来没空吃午饭，晚上还的加班到七八点，她从来都是同学没有问题了才肯回家。

虽然她很累，但她从没有说过累，也从来没有抱怨过。

虽然我嘴上什么也没说，但我却从心底佩服曲老师。

最后，我要再次感谢姜柳老师和那些给了我无数帮助的同学们，是你们让我顺利完成了课程设计，增长了许多实践的经验，更懂得了许多做人的道理，真的很感谢你们。

没有你们，就不会有我今天完成的课程设计。

谢谢你们！

参考文献

[1]梁延贵．现代集成电路实用手册．科学技术文献出版社，2002

[2]荣雅君，余琼芳．数字电子技术．机械工程出版社，1995

[3]尹雪飞，陈克安．集成电路速成大全．西安电子科技大学出版社，1997

[4]欧阳星明，数字逻辑．华中科技大学出版社，2007

[5]王连英，章小印．数字电子技术基础．2004

[6]赵负图，数字逻辑集成电路手册．2005

附录A1逻辑电路图

附录A2实际接线图

展开阅读全文