数字电路的故障诊断研究综述.docx

数字电路的故障诊断研究综述.docx

《数字电路的故障诊断研究综述.docx》由会员分享，可在线阅读，更多相关《数字电路的故障诊断研究综述.docx（28页珍藏版）》请在冰豆网上搜索。

数字电路的故障诊断研究综述

青岛农业大学海都学院

本科生毕业论文（设计）

题目：

数字电路的故障诊断研究

姓名：

张丽丽

系别：

工程系

专业：

电子信息科学与技术

班级：

09级1班

学号：

200901117

指导教师：

初文科

2013年6月18日

摘    要 

数字电路是当前常用的一种电路形式，数字电路的诞生和发展极大地推动了电路技术的进步，同时也提高了器械的制造和使用质量。

数字电路由于其制作精细，一旦发生故障将会对整个器械的使用带来消极的影响。

论文主要阐述了目前数字电路开发和生产过程中对电路的故障诊断效率低下的问题，开发了故障诊断定位软件，能有效地对数字电路中的固定故障和桥接故障进行诊断定位，应用该软件能有效地缩短查找数字电路中故障的时间，对提高数字电路的开发速度具有重大的现实意义。

关键词:

 数字电路；固定故障；桥接故障；故障诊断 

Abstract 

 Digital circuit is a usual circuit. Not only does the birth and development of it have a strong impetus to the circuit technology but also improve the quality of equipments the manufactures. Because of digital circuit’s finely producing, the whole device may cause a negative impact for its fault.This paper expatiate on Low efficiency is a major obstacle in fault diagnosis of digital circuits in the course of design or fabrication.So a fault diagnosis and location software is proposed,which can diagnose and locate the siuck-at faults and bridging faults in digital circuits effectively.Using this software can sho~en the time of finding faults in digital circuits,and improve the efficiency of digital circuits manufacturing．   

Key Word:

  digital circuits；stuck—at fault；bridging fault；fault diagnosis

第一章绪 论 

在当今世界上，很少有一种技术能像电子技术那样渗透到人类社会生活的一切领域，并且在许多方面改变着我们的生活。

无论是当前信息技术的蓬勃发展及计算机技术的广泛应用，还是工农业生产过程和生产设备的自动监测和控制，都离不开电子技术。

我们日常生活中使用的各种电器--电视机、收音机、摄像机、DVD播放机、移动电话、数码照相机、计算机、电子表等，也无一不是利用电子技术生产出来的产品[1]。

数字化已成为当今电子技术的发展潮流,而数字电路是数字电子技术的核心，是计算机硬件电路、通信电路、信息与自动化技术的基础,也是集成电路设计的基础.用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。

由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。

电子技术日益广泛的应用是和电子器件的不断发展紧密相连的。

20世纪初期首先得到推广应用的电子器件是真空电子管。

他是在抽成真空的玻璃或金属外壳内安置特制的阳极、阴极、栅极和加热用的灯丝而构成的。

电子管的发明引发了通信技术的革命，产生了无线电通信和早期的无线电广播和电视。

这就是电子技术的“电子管时代”。

数字电路与数字电子技术广泛的应用于电视、雷达、通信、电子计算机、自动控制、航天等科学技术各个领域。

数字电路包括数字脉冲电路和数字逻辑电路。

前者研究脉冲的产生、变换和测量；后者对数字信号进行算术运算和逻辑运算。

由于电子管在工作的时候必须用灯丝将阴极加热到数千度的高温以后，阴极才能发射出电子流，所以这种电子器件不仅体积大、笨重，而且耗电量大，寿命短，可靠性差。

因此，各国的科学家致力于寻找性能更为优越的电子器件。

高集成度、高性能、低价格的大规模集成电路批量成产并投放市场，极大地拓展了电子技术的应用空间。

它不仅促成了信息产业的大发展，而且成为改造所有传统产业的强有力的手段。

然而集成电路的提高不可能是无限的[1]。

当电子电路在工作中，由于某些不可测的原因会使电路出现不同的问题，最后导致电路工作不能正常，影响了器械工作。

鉴于这种情况，这就要求电子设计人员对工作电路时刻检查，及时排除故障。

电子电路的故障检测指的是检查那些电路的功能是否能够正常使用，如果不是检测那些功能的正常使用，而是检测电路发生了什么情况则是电子电路的故障诊断。

数字电路是有很多电路或功能模块的集合体。

第二章数字电路的故障特点及其分析 

数字电路故障诊断的主要任务是诊断数字集成电路的故障、搜寻故障芯片，并进行更换。

一般来说，集成芯片内部的故障诊断比较困难，这不但要求从事这方面工作的技术人员有较好的电子电路理论知识，对故障有较强的分析能力，而且还要求掌握检测故障的基本方法，才能迅速找出故障。

这就需要技术人员不断学习技术知识，努力提高维修工作动手能力。

2.1数字电路的故障由来 

2.1.1数字电路的组成

要知道什么是数字电路的故障，就要知道门电路，门电路是数字电路的基本组成单元，定义：

用以实现基本逻辑运算和复合逻辑运算的单元电路为门电路，简单而言，门电路就是一个开关电路，常见的门电路有与门、或门、非门、与非门、或非门、与或非门、异或和同或门等几种，这些门电路主要都是由半导体二极管、半导体三极管、CMOS等具有开关特性的元件及电阻、二极管构成，这里说的开关特性是在不同条件下，元器件会跳转于不同状态，如二极管的正向导通反向截至，三极管、CMOS的导通、截止、饱和三状态。

2.1.2数字电路的故障由来 

随着电子技术的迅速发展,数字电路已深入生产、生活的各领域。

但是,数字电路板品种多、数量大、功能复杂,这就为维修工作带来了新的难题。

目前,解决这一问题的有效方法就是利用测试设备将故障隔离到电路板级,然后再利用自动测试设备去维修替换下来的有故障的电路板。

因此,研制先进的电路板自动测试设备已成为建立可维修性的一种重要手段。

数字电路板功能测试的自动测试设备是通过被测电路板的插头座与其连接在一起,而加到被测试板上的[2]。

激励信号是该板的功能测试向量,将实际响应与预期响应比较就可以知道被测板是否有故障,如图2-1所示。

但对某块电路板进行诊断之前必须预先输入该板的有关信息,这项工作被称为建立诊断数据库。

  图2-1 电路板故障检测框图

2.2产生故障的主要原因

数字电路故障是指一个或多个电子元器件的损坏、接触不良、导线短路、假焊、虚焊等原因造成的电路逻辑功能错误的现象。

对于组合逻辑电路，如不能按真值表的要求工作，则可以认为电路有故障；对于时序逻辑电路，如不能按状态转换图工作，则可认为存在故障。

2.2.1产生故障的主要原因

（1）电子元器件参数变化。

电子元器件在使用过程中会出现老化、参数性能下降，也有随着温度的变化出现参数性能变化的现象。

（2）信号线故障。

电路板电路受大电流、潮湿等的影响，信号线容易出现烧蚀、短路、断路等现象。

（3）元器件接触不良。

这是常见的一种故障，如插件松动、虚焊、焊点氧化等情况，都能够造成电路板故障，布线和集成电路芯片安置不合理时容易引起干扰。

在安装中断线、桥接、漏线、插错电子元器件、闲置输入端处理不当、使能端信号加错或未加等都会造成故障。

（4）工作环境恶劣。

许多数字设备对工作环境都有一定的要求，如温度过高或过低.湿度过大等因素都难以保证设备正常工作。

使用环境的电磁千扰超过设备的允许范围也会使设备不能正常工作。

（5）超期使用。

超过了使用期，元器件会出现老化的情况，性能指标下降，设备故障率必然升高。

2.3常见逻辑故障

数字电路常见故障为逻辑故障和非逻辑故障两类。

逻辑故障是指数字电路中某处的逻辑值因故障而变得与规定的逻辑值相反的现象。

除逻辑故障以外的数字电路故障统称为非逻辑故障。

在数字电路中常见的逻辑故障有以下几种。

2.3.1永久故障

永久故障是指故障一产生，除非人为的修复，否则故障的影响将永远存在。

绝大多数静态故障属于这一类。

（1）固定电平故障。

由于故障而使某一处的逻辑电平值保持为固定值时的故障称为固定电平故障。

当只考虑固定电平故障，且同一时间只考虑一个固定电平故障时，称其为单固定电平故障。

出现在数字电路内部的部分故障，均可归结到其输入端与输出端的固定电平故障上，依次也可推广到一般数字电路。

如果一个数字电路中有两个或两个以上的固定电平故障，则称之为多固定电平故障，其故障测试技术至今没有理想的检测方法，所以现在仍以单故障为基础进行故障测试。

（2）桥路故障。

桥路故障是由两条或多条信号线，接插件短路以及集成电路工艺不完善、因裸线过长或松动等原因而连接到一起所造成的故障。

主要有两种类型：

一种为输入信号线之间桥接造成的故障，异或门电路两条输入信号线桥接会造成失去异或功能；另一种为反馈桥接造成的故障，如输入信号与输出信号之间的桥接、两个独立电路的输入信号线桥接或两个独立电路的输出信号线桥接等造成的故障。

（3）固定开路故障。

固定开路故障发生在MOS电路中的特殊故障。

比如COMOS电路或非门，当无故障时，电路应完成或非门的功能。

当CMOS管V1的栅极开路，出现AB=1或0时，输出呈既不接地也不接电源的开路高阻状态。

当故障使CMOS输出端成高阻状态时称固定开路故障，例如当故障1发生时，其输出不久与当前输入有关，而且还与电路过去输入有关。

2.3.2暂态故障

暂态故障又称软故障，此类故障多是由于电子元器件本身或电路某一方面的容限太小而引起的一种电路不稳定现象。

如元器件老化、性能减退所形成的不规则暂态故障，大部分此类故障都有间隙和随机偶发的特征，如电源干扰、传输延时所引起的竞争和冒险等现象所造成的逻辑故障。

多数软故障最终会发展成为固定性故障，暂态故障由于它的随机性和偶发性，分析和诊断都比固定型故障困难。

2.4数字电路的故障特点 

2.4.1竞争冒险 

当一个门的输入有两个或两个以上的变量发生改变时，由于这些变量是经过不同路径产生的，使得它们状态改变的时刻有先有后，这种时差引起的现象称为竞争（Race）。

竞争的结果若导致冒险或险象（Hazard）发生，并造成错误的后果，那么就称这种竞争为临界竞争。

若竞争的结果没有导致冒险发生，或虽有冒险发生，但不影响系统的工作，那么就称这种竞争为非临界竞争。

组合逻辑电路的险象仅在信号状态改变的时刻出现毛刺，这种冒险是过渡性的，它不会使稳态值偏离正常值，但在时序电路中，冒险是本质的，可导致电路的输出值永远偏离正常值或者发生振荡。

组合逻辑电路的冒险是过渡性冒险，从冒险的波形上，可分为静态冒险和动态冒险[3]。

输入信号变化前后，输出的稳态值是一样的，但在输入信号变化时，输出信号产生了毛刺，这种冒险是静态冒险。

若输出的稳态值为0，出现了正的尖脉冲毛刺，称为静态0险象。

若输出稳态值为1，出现了负的尖脉冲毛刺，则称为静态1冒险。

输入信号变化前后，输出的稳态值不同，并在边沿处出现了毛刺，称为动态险象（冒险）。

从引起冒险的具体原因上，冒险可以分为函数冒险和逻辑冒险。

函数冒险是逻辑函数本身固有的，当多个输入变量发生变化时，常常会发生逻辑冒险。

避免函数冒险的最简单的方法是同一时刻只允许单个输入变量发生变化，或者采用取样的办法。

单个输入变量改变时，不会发生函数冒险，但电路设计不合适时，仍会出现逻辑冒险。

通过精心设计，修改电路的结构，可以消除逻辑冒险。

竞争：

在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后，这种现象称为竞争。

冒险：

由于竞争而引起电路输出发生瞬间错误现象称为冒险。

表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。

例如，图2-2（a）所示电路，其输出函数 。

当A=B=1时，应有F=C+=1，即不管C如何取值，F=1不变，而实现上由于门有延迟时间，当C由高变低时，输出波形上出现了一个负向宽度为的窄脉冲，如图2-2（b）所示。

这就是有竞争引起的错误输出。

（a）  逻辑图                              （b）  波形图 

图2-2  具有“冒险”的“与或”电路 

竞争与冒险的关系：

有竞争不一定会产生冒险，但有冒险就一定有竞争。

2.4.2电平的情况 

（1）数字信号常用随时间变化的电压或电流来表示，对矩形波电压表示的数字信号用电位的高低代表信号：

两个幅值，分别称为高电平和低电平。

高电平的规定：

脉冲信号的高低电平在不同情况下有不同的规定。

可以规定高电平为3V，低电平为0V，也可以规定高电平为12V，低电平为4V等。

因受各种因素的影响，通常规定高低电平的变化范围。

如归高电平的下限值VH为标准高电平，测在标准低电平VH以上一个范围的电位都是高电平；规定VL为标准低电平，在标准低电平VL以下一个范围的电位，都是低电平，产品不同，其规定值也不同。

在主板上一般高于2.5V可以为高电平，低于0.8V认为是低电平。

（2）为什么会出现介于0和1之间的值 

逻辑门是构成所有数字电路的基本单元电路，目前在数字集成电路中用得最多的是CMOS电路和TTL电路两种类型。

在数字集成电路中电路往往会受到干扰，使原来应该出现“1”的驱动电路结果出现“0”，而原来应该出现“0”的驱动电路结果出现写“1”的情况，即0.8V

分析原因有两个。

①扇出系数不够:

扇出系数No：

扇出系数No是指与非门输出端连接同类门的最多个数。

它反映了与非门的带负载能力 。

其中IOLmax为最大允许灌电流，,IIL是一个负载门灌入本级的电流（≈1.4mA）。

No越大，说明门的负载能力越强。

一般产品规定要求No≥8。

TTL门输出为高电位时，可带动的门的个数为：

输出为高电位时的输出电流IOH与输入为高电位时的流入电流IIH之比,即NOH=∣IOH/IIH∣；TTL们输出为低电位是，可带动的门的个数为：

输出为低电位灌入电流IIL与输入为低电位时的流出电流IOL之比,即NOL=∣IOL/IIL∣TTL带拉电流负载时的扇出系数可以进行估算，但由于IOHmax≈5mA，而IIH很小，故此时的扇出较大，一般可以不计算.也可以把CMOS电路转换为TTL电路，TTL集成电路使用TTL管，也就是PN结。

功耗较大，驱动能力强，一般工作电压+5VCMOS集成电路使用MOS管，功耗小，工作电压范围很大，一般速度也低，但是技术在改进，这已经不是问题[4]。

就TTL与CMOS电平来讲，前者属于双极型数字集成电路，其输入端与输出端均为三极管，因此它的阀值电压是<0.2V为输出低电平；>3.4V为输出高电平。

而CMOS电平就不同了，他的阈值电压比TTL电平大很多。

而串口的传输电压都是以COMS电压传输的。

TTL电平：

输出高电平>2.4V,输出低电平<0.4V。

在室温下，一般输出高电平是3.5V，输出低电平是0.2V。

最小输入高电平和低电平：

输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

CMOS电平：

1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。

而且具有很宽的噪声容限。

电平转换电路：

因为TTL和COMS的高低电平值不一样（ttl5v<＝>cmos3.3v），所以互相连接时需 要电平的转换：

就是用两个电阻对电平分压。

②电磁干扰:

在高速集成电路及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。

2.5  数字电路的故障分析 

2.5.1竞争与冒险

1）代数法 

（1）静态功能冒险的判断：

如果在组合逻辑电路中有 个输入变量，当P{（1< P< ）个变量发生变化时，在变化前后稳定时，F（a，a，a，⋯，外1，＆）一F（al，a2，ap，⋯，“p}l，＆）。

假设在卡诺图中，由不变的（1'l—）个输入变量组成的成积项所包含的最小项方格中，既有1又有0，则P个变量发生变化时，就有发生功能冒险的可能。

如果这些最小项方格中全部为1或者全部为0，则P个变量发生变化时，不会发生功能冒险。

也可以从逻辑函数表达式中进行判断。

如果由不变的（1'l～）个输入变量组成的成积项不是逻辑函数表达式中的成积项或多余项，则P个变量发生变化时，就有功能冒险的可能。

例如，输入变量由0100变化到1101时，稳定时F（0，1，0，0}一F（1，1，0，1），不发生变化的变量组成的成积项，包含最小项，由于其中为0，其余均为1，所以在a，d发生变化时，有功能冒险可能。

从函数表达式可见不是逻辑函数的成积项，也不是多余项，所以在a，d发生变化时，有功能冒险的可能。

（2）逻辑冒险的判断：

当P个输入变量发生变化时，如果判断出不会发生功能冒险，但在逻辑函数表达式中没有包含由（一户）个不变变量组成的成积项，则有逻辑冒险的可能。

如中，输入变量abcd由0111变化到1110时，已判断出不会发生功能冒险，由不变变量组成成积项bc在函数表达式中不包含，所以有逻辑冒险的可能。

2）卡诺图法 

只要在卡诺图中存在2个相切但不相交的圈（“0”冒险是1构成的圈，“1”冒险是0构成的圈），就会产生冒险。

判断图所示卡诺图的冒险情况如图2-3所示。

图2-3  卡诺图 

卡诺图图中2个卡诺图圈相切，将产生冒险，相切处A一0，c一1，13变量变化时产生冒险；图中卡诺圈相交，无冒险。

3）加选通脉冲信号 

这里分析图2-4所示的组合电路：

图2-4修改逻辑设计 

由该电路逻可直接写出输出函数：

F=AB+BC          

当B由1变为0时，由于信号传输路径不同，F1先由0变为1，Fe后由1变为0，使F和出现同时为1的时刻，故输出产生负向过渡干扰脉冲。

如图卡诺图（a）所示，该选通脉冲通常是P一0，使电路处于封锁状态，只有在接收了输入信号并且电路达到了新的稳态之后，才有脉冲P=1，允许电路输出。

这就避免了竞争冒险的影响。

引人选通脉冲的组合电路，输出信号只有在选通脉冲P一1其间才有效，波形图卡诺图（b）所示。

这就是选通法。

4）加修改逻辑设计 

适当修改逻辑电路，可以消除某些竞争冒险现象。

例如，上面分析的电路中，当A=C=1时，由于F=B+B出现了竞争冒险现象。

为此，可把表达式变换一下，根据常用布尔公式可知：

F=AB+BC=AB+BC+AC，在增加了AC项以后，函数关系不变，但当A=C=1时，输出F恒为1，不再产生干扰脉冲。

所以，把电路按上式修改，即可消除竞争冒险现象。

修改后的电路如图2-5所示。

图2-5增加多余项的电路 

用增加多余项的方法修改逻辑设计，可以消除一些竞争冒险现象，但是，这种方法的适用范围是有限的。

不过，只有通过逻辑设计使得在转换信号时电路中各个门的输入端只有一个变量改变状态，输出就不会出现过渡脉冲干扰，从而消除了竞争冒险现象。

5）输出端并联电容器（电容滤出法） 

逻辑电路在较慢速度下工作时，为了消去竞争冒险，可以在输出端接一个几百微法的电容，将其滤出掉。

如图2-6所示，由于电路中存在输出电阻R。

，致使输出波形上升沿和下降沿的变化变得比较缓慢，对于很窄的负跳变脉冲起到平滑的作用，这时在输出端便不会出现逻辑错误。

图2-6  电容滤出法 

6）卡诺图法 

在卡诺图中静态逻辑冒险表现在卡诺图2个圈的相切处。

如表达式D+ABD+AC用卡诺图法判断有无静态逻辑冒险。

首先用卡诺图（见下图）表示该逻辑函数。

有2处发生静态逻辑冒险冒险：

一处是当A=B=1，C=0时，表达式F=D+D，当D由1到0，D由0到1信号变化的过程中发生静态逻辑冒险。

另一处是当B=C=D=1时，表达式F=A+A，当A由0到1，A由1到0信号变化的过程中发生静态逻辑冒险。

通过增加冗余项的方法，从根本上消除静态逻辑冒险。

图2-7 增加冗余项消除静态逻辑冒险 

如图2-7，卡诺图的相切处用圈链起来，表达式为F=ACD+ABD+AC+ABC+BCD，这是无静态逻辑冒险的最简式。

根据电路图，电路的逻辑表达式为F=ACD+ABD+AC：

该电路的输出级接收3路信号，依次分析任意2路信号可能产生的冒险。

分析结果，在A=C=1和D=0时逻辑表达式为：

F=B+B此时信号B由0到1时，发生静态逻辑冒险。

2.5.2扇出系数分析 

  No为与非门在输出为低电平UOL时，能够驱动同类门的最大数目。

测试时，No可由下式计算：

No＝IOL/IIS式中IIS指一个输入端接地。

其余输入端悬空，输出端空载时从接地输入端流出的电流。

一般IIS1.6mA，IOL输出端为低电平时能够灌入的最大电流，一般IIS16mA。

一般No8。

 CMOS电路具有极高的输入阻抗。

要求的驱动电流IIS极小，一般IIS＜0.1uA.电路的输出电流IOL也比TTL电路的小得多，在十5v电源电压下，一般IOL＜500uA。

但是如果以这个电流来驱动同类门电路。

其扇出系数将非常大。

因此在工作频率较低时，可以不需要考虑扇出系数是否会受限制。

但在高频工作时，由于后级门的输入电容成为主要负载，将使扇出系数受到限制一般N。

＝10—20。

TTL、CMOS与集成运放之间的接口电路。

运算放大器的输出为模拟量，要实现运算放大器对TTL、CMOS电路的驱动，可采用图2-8电路：

（a）运算放大器分开供电的接口电路   （b）单电源供电 

图2-8 驱动电路 

电路中（a）为运算放大器分开供电的接口电路，二极管起钳位作用，可以使TTL或CMOS电路的输入电平处在UDD和USS（地）之间。

R2为限流电阻，可取15k左右。

图（b）为单电源供电方式，利用电阻R2、R3分压使运放的输出直流电平为UDD／2。

故可与CMOS直接连接。

2.5.3电磁干扰的解决

    将中心放大电路屏蔽，首先要保证印刷板内表面的绝缘，必要时应采取板内屏蔽措施，即将高输入阻抗部分用印刷线在正反面包围起来，然后将屏蔽层接入电路中等电位的低阻抗部分，如电压跟随器的同、反相端用印刷线包围后应接至输出端。

而反相放大器同、反相端隔离则应同系统中地相连，因为反相放大中同、反相端几乎为零电平。

由于该电路具有高增益特性，任何输入端微小的噪音都可能造成输出端很大的干扰，而其同、反相输入端又极易引入干扰，故在设计时要避免其同任何易产生噪音的元器件相连，如可调电位器的滑动端等。

同时，由于过长的引线容易引入噪音干扰，同、反相端的引线也不宜过长。

微小电压放大除了注意高增益时的注意事项之外，还应对高频辐射加以足够的注意。

一般应将微小放大电路如感应同步器的前放、陀螺伺服的前放完全封闭在一个电磁屏蔽效果好的金属盒中，其引入、引出线也要严格屏蔽，在引线界面处也不应外露。

  采用了严格的屏蔽后，有时可能还难以消除高频辐射造成的传导耦合。

因此应在运放同外界连接点