14如何解决亚稳态
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。
当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。
在这个稳定期间，触发器输出一些屮间级电平，或者可能处于振荡状态，并.11这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
15用verilog/vhdl写一个fifo控制器
包括空，满，半满信号。
16用verilog/vddl检测stream中的特定字符串
分状态用状态机写。
17用mos管搭出一个一输入与非门。
18集成电路前段设计流程，写出相关的工具。
19名词IRQ,BIOS,USB,VIIDL,SDR
IRQ:
InterruptReQuest
BIOS:
BasicInputOutputSystem
USB:
UniversalSerialBus
VIIDL:
VHICHardwareDescriptionLanguage
SDR:
SingleDataRate
20unix命令cp-r,rm,uname
21用波形表示D触发器的功能
roset,d,q）;
22写异步D触发器的verilogmodulemodulodff8（clk,
inputelk;
inputreset;
inputd;
outputq;
regq;
always@（posedgeelkorposedgereset）
if（reset）
q<=0;
else
q〈二d;
endmodule
23WhatisPCChipset?
芯片组（Chipset）是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北桥芯片和南桥芯片。
北桥芯片捉供対CPU的类型和主频、内存的类型和最大容量、TSA/PCT/AGP插槽、ECC纠错等支持。
南桥芯片则提供对KBC（键盘控制器）、RTC（实时时钟控制器）、USB（通用串行总线）、UltraDMA/33（66）EIDE数据传输方式和ACPI（高级能源管理）等的支持。
其屮北桥芯片起着主导性的作用，也称为主桥（HostBridge）。
除了最通川的南北桥结构外，冃前芯片组正向更高级的加速集线架构发展，Intel的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如TDE接口、音效、MODEMUSB直接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了266MB/S。
24用传输门和反向器搭一个边沿触发器
25画状态机，接受1,2,5分钱的卖报机，每份报纸5分钱
今天去参加笔试，题冃1：
如果有一个硬件系统需要你来设计，你会如何考虑？
题冃2:
设计硕件系统的时候如何考虑电路的稳定性？
我答了儿句话，面试管说合格的电子工程师应该很清楚如何冋答，一条...
说说自己一点粗浅的认识：
对题目1：
首先考虑功能
lo分析系统的设计需求，复杂的系统可以通过matMb建模等方法分析系统的关键性能参数
2。
查阅资料参考已有设计，将H己需要设计的冃标系统的性能指标与参考设计相比较，多参考能实现系统功能而且又比较普遍釆用的方案來开展自己的设计。
3。
系统功能模块的划分和实现方式的确定。
一般的设计思路按照信号的处理流程來划分，先将射频前端模拟部分和数字电路部分分开。
如果数字信号处理的流程较为复杂需要再一次对数字部分进行划分。
划分的依据首先是实时性。
实时性强的部分需要选择嵌入式的处理器如arm,powerpc等來实现。
实时性弱的部分可以考虑将数据导入计算机进行处理（可以降低成木）。
其次的依据是对数据的处理速度、延迟和算法复杂程度，如果数拯的处理速度较低，延迟可以较人，算法较为简单的话可以考虑采川单片机來实现。
如果处理速度较高，延迟较小，算法复杂程度较高的话可以考虑采用dsp器件來实现。
如果处理速度很高，延迟很小，算法校为复杂，那么可以考虑采用FPGA或者专用的asic来实现。
4。
具次考虑性能和成本
在3的基砒上，将电路板的制作费用，购买芯片的费用、需要投入的人力物力，产品的研发时间和调试时间、产品的功耗和稳定性等等综合考虑，充分权衡性能和成木，适当调整步骤3的分配。
5。
作出合理的工程计划，协调小组成员合作完成系统的设计和研发。
硬件工程师基础知识（zz）
硕件工程师基础知识
U的：
基于实际经验与实际项LI详细理解并掌握成为合格的硕件工程师的最基木知识。
1）
:
基本设让规范
2）
;CPU基本知识、架构、性能及选型指导
3）
:
MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导
4）
;网络处理器（INTEL、MOTOROLA.IBM）的基本知识、架构、性能及选型
5）
:
常用总线的基木知识、性能详解
6）
;各种存储器的详细性能介绍、设计要点及选型
7）
:
Datacom.Telecom领域常用物理层接口芯片基本知识，性能、设计要点及选型
8）
;常川器件选型要点与精华
9）
:
FPGA、CPI.D、EPLD的详细性能介绍、设计要点及选型指导
10）
；VHDL和Verilog；IIDL介绍
11）
；网络基础
12）
:
国内人型通信设备公司硬件研究开发流程；
・•■
最流行的EDA工具指导
熟练掌握并使用业界最新、最流行的专业设计工具
1）；Innoveda公司的ViewDraw,PowerPCB,Cam350
2）；CADENCE公司的OrCad,；Allegro,Spectra
3）；Altera公司的MAX+PLUS；II
4）；学习熟练使用VIEWDRAW.ORCAD>POWERPCB、SPECCTRA.ALLEGRO、CAM350.MAX+PLUS；II、ISE、FOUNDATION等工具；
5）；XILINX公司的FOUNDATION、ISE
%1.；硬件总体设计
掌握硬件总体设计所必须貝备的硬件设计经验与设计思路
1）:
产品需求分析
2）；开发可行性分析
3）；系统方案调研
4）；总体架构，CPU选型，总线类型
5）；数据通信与电信领域主流CPU：
M68k系列，PowerPC860,PowerPC8240,8260体系结构，性能及对比；
6）；总体硕件结构设计及应注意的问题；
7）；通信接口类型选择
8）；任务分解9）；最小系统设计；
10）；PCI总线知识与规范；
11）:
如何在总体设计阶段避免出现致命性错误；
12）:
如何合理地进行任务分解以达到事半功倍的效果？
13）；项案例：
中、低端路由器等
%1.；硬件原理图设计技术；
冃的：
通过具体的项冃案例，详细进行原理图设计全部经验，设计要点与精髓揭密。
1）；电信与数据通信领域主流CPU（M68k,PowerPC860,8240,8260等）的原理设计经验与精华；
2）；Intel公司PC主板的原理图设计精髓
3）；网络处理器的原理设计经验与精华；
4）；总线结构原理设计经验与精华；
5）；内存系统原理设计经验与精华；
6）；数据通信与电信领域通用物理层接口的原理设计经验与精华；；
7）；电信与数据通信设备常用的WATCHDOG的原理设计经验与精华；
8）；电信与数拯通信设备系统带电插拔原理设计经验与精华；
9）；晶振与时钟系统原理设计经验与精华；
10）；PCI总线的原理图设计经验与精华；
11）:
项冃案例：
中、低端路由器等
%1.硬件PCB图设计
U的：
通过具体的项U案例，进行PCB设计全部经验揭密，使你迅速成长为优秀的换件工程师
1）；高速CPU板PCB设计经验与精华；
2）；普通PCB的设计要点与精华
3）；MOTOROLA公司的PowerPC系列的PCB设计精华
4）；Intel公司PC主板的PCB设计精华
5）；PC主板、工控机主板、电信设备用主板的PCB设计经验精华；
6）；国内著名通信公司PCB设计规范与工作流程；
7）；PCB设计中生产、加工工艺的相关要求；
8）；高速PCB设计中的传输线问题；
9）；电信与数据通信领域主流CPU（PowerPC系列）的PCB设计经验与精华；
10）；电信与数拯通信领域通用物理层接口（百兆、千兆以太网，ATM等）的PCB设计经验与精华；
11）:
网络处理器的PCB设计经验-与精华;
12）；PCB步线的拓扑结构极具重要性；
13）:
PCI步线的PCB设计经验与精华；
14）；SDRAM、DDR；SDRAM（125/133MHz）的PCB设计经验与精华;
15）；项Fl案例：
中端路由器PCB设计
四•硬件调试
目的：
以具体的项目案例，传授硬件调试、测试经验与要点
1）;硬件调试等同于黑箱调试，如何快速分析、解决问题？
2）；人量调试经验的传授；
3）；如何加速硬件调试过程
4）；如何迅速解决硬件调试问题
5）；DATACOM终端设备的CE测试耍求五.软硕件联合调试；
1）;如何判别是软件的错？
2）；如何与软件进行联合调试？
3）；人量的联合调试经验的传授；
冃的：
明确职业发展的方向与定位，真正理解大企业对人才的要求，明确个人在职业技能方面努力的方向。
1）;职业生涯咨询与指导
2）；如何成为优秀的硬件开发工程师并获取高薪与高职？
3）；硬件工程师的怵I境与出路
4）；优秀的硬件工程师的标准
华为海思半导体笔试题（zz）
lo集成电路设计前端流程及工具。
2oFPGA和ASIC的概念,他们的区别
3oLATCH和DFF的概念和区别
4o用DFF实现二分频。
5o用VERILOG或VHDL写一段代码,实现消除一个glitch
60给一个表达式f二xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）
7o用VERTLOG或VHDL写一段代码,实现10进制计数器。
8o给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。
9oA,B,C,D,E进行投票，多数服从少数,输出是F（也就是如呆A,B,C,D,E中1的个数比0多，那么F输出为1,否则F为0）,用与非门实现，输入数廿没冇限制。
答案：
1、系统的设计一般可以分为：
1）设计输入：
原理图输入或者文本。
2）设计处理：
综合与优化、映射、布局和布线、生成编程文件。
3）模拟仿真：
包括前仿真（功能仿真）和后仿真（时序仿真，在布线之后）以及实验验证。
4）下载编程。
工具有：
Synoppsys处于领先地位。
Synplify是在美国加州开发的第3方EDA工具。
ispDesignEXPERT.Panda2000,maxplusll其他的答案希望大家跟贴添加啊
smallfox系列笔试题2（上海的-一家IC设计公司2005.10.21笔试题）（zz）1setup与holdtime
2metastability现象
3竟争与冃险一个实例判断
4然后就是丿1J状态机和VerilogIIDL实现一个检测010011（类似这样一串数），并写验
证模块；
5问下而两段verilog有什么区别
a）
if（aflag）begin
outl<=a;
out2<=b;
end
elsebegin
outl<=c;
out2<=d;
end
fout<=outl+out2;
b）
if（aflag）
fout<=a+b;
else
fout6最后—•题是判断一个4bit加法器的结果是否为0的题冃。
要和加法器同时得出判断结果，也就是不能在得到加法结果后再对结果进行判断。
7两路组关联的Cache结构图
威盛上海ASIC前端考题
1.用基本的门搭一个选择器:
out=sei?
a&b:
a;
2.两个时钟域传递一个脉冲问题，前捉脉冲之间的间隔足够反
3.3分频1：
1
4.用pmos和nmos搭电路,Z=A&BC&D.
5.给两段代码，问哪个产生latch,消除Z
6.给了个电路图，问dft时会不会冇问题，如何改之
7.一个dff,怎么改进电路使之功耗减少
8.holdtime和setuptime,以及电路的时钟应该满足什么条件9.a+b+c+d,设计电路使Z最快，第一问是a,b,c,d延迟相同，第二问是a延迟最大
10.计算机架构北桥南桥CPUAGP内存硕盘USB键盘（KB）Z间的连接图
11.内存管理方血的，虚拟地址到物理地址的转换TLB是什么东西
ASIC与FPGA的区别
因老是碰到这样的问题，所以我总结了-•下，人家看看还需要修改么：
ASIC:
applicationspecificintegratedcircuit专用集成电路,它是面向专门用途的电路。
它可以分为全定制，定制，半定制，可编程ASICo
FPGA:
fieldprogrammblegatearray一种可编程的ASIC,现在已重ASIC的概念中分化出来。
各口的特点为：
ASIC特性
•嵌入式设计
•产量大
•可以不涉及布局布线工作
•ASIC可以支持高速和高度复杂的门级设计
•需要与ASTC厂商密切合作
FPGA特性：
•FPGA主要用作样片试制
•若用于帀场需求比较少量的设计，一般不超过一千片
•FPGA等于简单ASTC
•减少库存与设计错误的危险性•资金投入少
升级会员 