eda交通信号灯控制系统设计.docx
《eda交通信号灯控制系统设计.docx》由会员分享，可在线阅读，更多相关《eda交通信号灯控制系统设计.docx（21页珍藏版）》请在冰豆网上搜索。
eda交通信号灯控制系统设计
河南机电高等专科学校
《VＨＤL程序设计》结课大作业
交通信号灯控制系统设计
姓名：
笑嘻嘻思想
专业班级：
笑嘻嘻笑嘻嘻思想
学 号:
笑嘻嘻笑嘻嘻思想
任课教师：
笑嘻嘻笑嘻嘻思想
时间:
201０－11－23
成绩：
交通信号灯控制系统设计
应电０8级1班 靳晓龙 任课老师:
石新峰
摘要:
伴随着社会的发展以及人类生活水平的提高，汽车的数量的增加。
DEA技术的发展和应用领域的扩大与深入，EDA技术在电子信息,通信，自动,控制及计算机应用等领域的重要性日益突出。
随着技术市场与人才市场对DEＡ的不断的增加,交通的问题日益突出,单单依靠人力来指挥交通已经不可行了,所以,设计交通灯来完成这个需求就显的越加迫切了.为了确保十字路口的行人和车辆顺利、畅通地通过,往往采用电子控制的交通信号来进行指挥。
交通灯控制系统设计城市路口交通信号控制系统大体上分为三种类型:
定周期的信号机、多时段且具有无电缆协调功能的微电脑型信号机以及联网式自适应多相位智能型信号机。
具体采用哪种类型，应根据其应用场合及特点加以确定。
其中，第一种类型以其成本低，设计简单,安装及维护方便等特点得到了广泛应用。
以下就是运用数字电子设计出的交通灯:
其中红灯亮,表示该条路禁止通行;黄灯亮表示停车;绿灯亮表示允许通行。
交通灯控制器控制两个主干道交叉路口的交通,路口车辆多，直行信号、左转弯信号分开显示,ａ,ｂ两个主干道的通行时间相等,其中指示直行的绿灯亮3０s,指示左转弯的绿灯亮1２ ｓ，绿灯变至红灯时,黄灯亮3s，以便于车辆能停在停车线内,红灯信号的最后3s相应的黄灯也同时亮,以便提示驾驶人员准备起步。
在两个主干道路口都配备传感器用来检测有无车辆通行。
当两个主干道都有车辆时，自动处于主干道a绿灯，主干道b红灯的状态，然后轮流切换通行。
当主干道a无车辆时，自动处于主干道ｂ绿灯，主干道ａ红灯的状态；反之亦然，以提高通行效率。
关键词：
交通灯控制系统;分频器;信号控制器；ＶHDL语言
1概述………………………………………………………………………………１
2设计要求………………………………………………………………4
３总体构思…………………………………………………………1０
４各单元电路的设计和实现………………………………………１5
５ 功能仿真及其结果………………………………………………１９
６编译、下载及调试………………………………………………２5
７总结与展望…………………………………………………………30
参考文献……………………………………………………………３5
1概述
随着社会经济的发展，城市交通问题越来越引起人们的关注。
人、车、路三者关系的协调，已成为交通管理部门需要解决的重要问题之一。
城市交通控制系统是用于城市交通数据监测、交通信号灯控制与交通疏导的计算机综合管理系统，它是现代城市交通监控指挥系统中最重要的组成部分。
随着城市机动车量的不断增加,许多大城市如北京、上海、南京等出现了交通超负荷运行的情况，因此，自80年代后期，这些城市纷纷修建城市高速道路,在高速道路建设完成的初期，它们也曾有效地改善了交通状况。
然而，随着交通量的快速增长和缺乏对高速道路的系统研究和控制,高速道路没有充分发挥出预期的作用。
而城市高速道路在构造上的特点，也决定了城市高速道路的交通状况必然受高速道路与普通道路耦合处交通状况的制约。
所以,如何采用合适的控制方法,最大限度利用好耗费巨资修建的城市高速道路,缓解主干道与匝道、城区同周边地区的交通拥堵状况,越来越成为交通运输管理和城市规划部门亟待解决的主要问题。
２设计要求
设计一个十字路口的交通灯控制系统,用实验平台上的LED发光二极管显示车辆通过的方向（东西和南北各一组）,用数码管显示该方向的剩余时间。
要求:
工作顺序为东西方向红灯亮45秒,前４0秒南北方向绿灯亮，后５秒黄灯亮。
然后南北方向红灯亮45秒，前40秒东西方向绿灯亮，后5秒黄灯亮。
依次重复。
有紧急事件时允许将某方向一直开绿灯或者开红灯,另外允许特定情况两方向均为红灯,车辆禁行,比如十字路口恶性交通事故时,东西,南北两个方向均有两位数码管适时显示该方向亮灯时间。
3总体构思
（１）该交通灯控制器应具备的功能
设东西和南北方向的车流量大致相同,因此红、黄、绿灯的时长也相同,定为红灯45ｓｅｃ,黄灯5sec,绿灯４0sec,同时用数码管指示当前状态（红、黄、绿）剩余时间。
另外，设计一个紧急状态，当紧急状态出现时，两个方向都禁止通行，指示红灯。
紧急状态解除后，重新计数并指示时间。
（2）实现方案
一 从题目中计数值与交通灯的亮灭的关系如图
（1）所示
４各单元电路的设计和实现
（１）分频器
分频器实现的是将高频时钟信号转换成底频的时钟信号,用于触发控制器、计数器和扫描显示电路。
该分频器实现的是一千分频，将一千赫兹的时钟信号分频成一赫兹的时钟信号。
（2）控制器设计
控制器的作用是根据计数器的计数值控制发光二极管的亮、灭，以及输出倒计时数值给七段数码管的分位译码电路。
此外，当检测到特殊情况（ＨOLD=‘1’）发生时，无条件点亮红灯的二极管。
本控制器可以有两种设计方法,一种是利用时钟烟的下降沿读取前级计数器的计数值,然后作出反应；另一种则是将本模块设计成纯组合逻辑电路，不需要时钟驱动。
这两种方法各有所长，必须根据所用器件的特性进行选择:
比如有些FPGA有丰富的寄存器资源,而且可用与组合逻辑的资源则相对较少，那么使用第一种方法会比较节省资源；而有些CPLD的组合逻辑资源则比较多，用第二种方法可能更好。
（３）计数器设计
这里需要的计数器的计数范围为０-９0。
计到90后,下一个时钟沿回复到０，开始下一轮计数。
此外,当检测到特殊情况（HOLＤ＝‘1’）发生是，计数器暂停计数，而系统复位信号RＥＳＥT则使计数器异步清零。
（４）分位译码电路设计--1
因为控制器输出的到计时数值可能是1位或者2位十进制数,所以在七段数码管的译码电路前要加上分位电路（即将其分为２个1位的十进制数,如２５分为2和５，7分为0和7）。
与控制器一样，分位电路同样可以由时钟驱动,也可以设计成纯组合逻辑电路。
控制器中，引入了寄存器。
分位电路用组合逻辑电路实现。
（5）分位译码电路设计—2
（6）数码管驱动设计
串行连接，即每个数码管对应的引脚都接在一起（如每个数码管的a引脚都接到一起,然后再接到CＰLD/FPGA上的一个引脚上），通过控制公共端为高电平控制相应数码管的亮、灭（共阴极数码管的公共端为高电平时，LＥD不亮;共阳极的公共端为低电平时,LＥＤ不亮）。
串行法的优点在于消耗的系统资源少,占用的I/Ｏ口少,N个数码管只需要（７+N）个引脚（如果需要小数点,则是（8+N）个引脚）。
其缺点是控制起来不如并行法容易。
（7）下图为交通灯控制系统硬件框图
图4：
交通灯控制系统硬件框图
5功能仿真及其结果
根据交通灯控制器的功能与要求，将其总体电路分为分频器、信号控制器两个模块。
外部脉冲振荡器的频率选为３276８kHｚ，经分频器分频得1Hz的信号,1Ｈｚ信号用做信号控制器的计数脉冲，用VＨDL设计组成交通灯控制器的分频器、信号控制器两个模块,在QｕarｔusⅡ开发平台上,分别编译两个模块的VHDL程序，然后用原理图输入法形成图1所示的总体框图。
其中，Sa,Ｓb分别是a,b路口传感器的信号，ａR,aY,aＧ,aLR,aLY，aLＧ分别代表控制主干道a的直行红灯、黄灯、绿灯,左转弯红灯、黄灯、绿灯的信号；ｂR，bY,bG,ｂLR,ｂLY，bLG分别代表控制主干道b的直行红灯、黄灯、绿灯,左转弯红灯、黄灯、绿灯的信号;ａPＲ，aPＧ,bPR，bPＧ是人行道信号，ｅnｌ是使能信号。
enl=0时ａ,b两路口红灯同时亮,便于处理特殊情况。
用QuａrtusⅡ对程序编译、仿真，得到的仿真波形如图2所示，经程序下载、实验验证,系统功能符合要求。
6编译、下载及调试
（1）分频器的设计
LIBRARYIＥEE；
ＵSE IＥEE．Ｓtｄ_Ｌogiｃ_11６4.AＬL;
ENTITYFｒｅDeｖｉderIS
PＯRT
（Ｃlkin：
IN Std_Logic;
Cｌkｏut:
OUＴＳtd_Lｏgic）;
EＮD;
AＲCＨIＴECTＵRE Devidｅr OF ＦreDevｉｄｅｒIS
CONＳTANTＮ:
Ｉnｔeｇer：
=499;
siｇｎal ｃountｅr：
Inteｇerrangｅ０ toN;
ｓigｎaｌClk：
Sｔd_Logｉｃ;
BEＧＩN
PROCESS（Ｃlkin）
ｂegｉn
IF risｉnｇ＿ｅdｇｅ（Clｋin）THEＮ
IＦ Ｃｏunteｒ=Nthen
cｏｕｎtｅr＜=0;
Ｃlk<=nｏｔｃlk;
ｅlse
couｎteｒ<=cｏunter+１;
eｎd if;
endif；
end prｏｃｅss；
clkｏut＜＝clk;
eｎd;
（2）控制设计
控制器的作用是根据计数器的计数值控制发光二极管的亮、灭,以及输出倒计时数值给七段译管的分译码电路。
此外,当检测到特殊情况（Ｈolｄ=‘1’）发生时，无条件点亮红色的发光二极管。
LＩＢRＡRYIＥEE；
USE IEEE.ＳTD_LOＧＩC_1164.AＬL;
ENTＩＴY ｃountrolｌer ＩS
PＯRT（Ｃlock:
INSTD_LＯGIC;
Hoｌd:
instｄ_logic;
CouｎtNum:
ｉｎIＮTEGERＲAＮGＥ0ＴO８9;
ＮumA,ＮumB:
ｏuｔ INTEGER ＲANＧＥ0TO45;
ＲedA,GreenA，ＹellowA:
outstd_ｌｏｇｉｃ;
ReｄB,ＧreeｎB,YｅlloｗＢ:
outstd_ｌｏｇic）;
END;
AＲCHＩＴEＣＴURＥ behaviorOFＣｏuｎｔrollｅrＩS
ＢＥＧＩN
ｐrocesｓ（Clｏck）
ＢEGIN
IFｆalliｎg_edgｅ（Clock）TＨＥN
IFHold＝＇1' THＥN
RedＡ<＝'１';
ＲeｄＢ<='1＇;
GreenA<='０';
ＧrｅenA＜=＇0＇;
YellowA＜='０'；
YellowB<=＇０＇;
ＥＬSＩFＣoｕntNum<=3９ THEN
NｕmA<=40-CouｎtNum;
ＲeｄA<='0';
GreeｎＡ<='1＇;
YelｌowA＜＝'0＇;
ELＳIFCoｕｎtNum＜＝44TＨＥN
NuｍA＜=45-CountNum;
RedA＜＝'0';
GｒeeｎＡ＜='0'；
YelloｗA＜=＇１';
ELSE
ＮｕｍＡ<＝9０-CｏunｔNum；
RｅdＡ<＝＇1';
ＧrｅeｎＡ<='0';
YelｌoｗＡ<=＇0'；
END IF;
ＩF CounｔNｕｍ<＝4４THEN
NumB<=4５－CｏuｎtNｕｍ；
RedＢ<='1';
GrｅenB<＝'0＇;
ＹelloｗB<='0';
ＥＬSIF CountNum<=84ＴHＥN
NuｍB＜=85－CｏｕnｔNum;
RedＢ<='０'；
GrｅeｎB<='1'；
YellowB<=＇0＇;
ELＳe
ＮumB<＝90－CountNum;
RedB＜='0';
GrｅenＢ＜＝'0';
YelloｗB<='1'；
EＮD IF;
END ＩF;
ENDPROCESS;
END;
（3）计数器的设计
这里计数器的计数范围为0—45S。
计到45后,下一个时钟沿回复到0,开始下一轮计数.此外,当检测到特殊情况（Hold＝‘１‘）发生时，计数器暂停计数，而系统复位号Ｒｅｓet则使计数器异步清0。
程序如下:
LIBRAＲYIEEE;
USE IEEE.SＴＤ_LＯGＩC_１1６４．AＬL；
ENTITYcounterIS
PORT（clｏck:
ＩNSTD＿ＬOGIC;
ｒesｅt:
iｎstｄ_ｌogic;
Hoｌd：
inｓtｄ_lｏｇic；
coｕｎtＮum:
ＢuFＦeR ＩNTEGERRAＮGE０ TＯ9０）;
END;
AＲCＨIＴECTUＲＥ ｂehaviorOＦcounteｒIS
BEGＩN
proceｓｓ（reｓet,Clock）
BEＧIN
IFResｅt='1＇ ＴHEN
countＮum<＝0;
ＥLSＩFｒising_edge（Clock）THEN
ＩFHold='1＇ then
cｏuntNum<=ｃｏｕｎtNum；
ELSＥ
IFcoｕntNum=９0THEN
couｎｔNuｍ<=0;
ＥLＳE
coｕｎtNum<＝ｃouｎtNum+１;
ENDIF;
ENDIF;
ＥＮD IF;
ENDＰRＯCESS;
ENＤ;
（4）分位译码电路设计--1
LIBRARYIEEE;
USEＩEEE．STD_LＯGIＣ_116４.ALＬ；
ENTITＹ Ｆeｎwｅｉ ＩＳ
PＯRT
（Nuｍin:
INｉnteｇer RＡNＧE0TO 45;
NumＡ,NumB:
ＯＵＴIｎtegｅr RＡNGＥ ０ｔo ９
）；
END;
ＡRCＨITECTＵＲE ｂehaｖioｒOＦ FenwｅiＩＳ
BEGIN
ｐroｃｅｓs（Nuｍiｎ）
BEGIN
IＦ Nｕｍｉn>=４0THＥN
ＮumA<=4;
NumB<＝Numin-４0;
ＥＬSIF Numｉn>=３0THEN
NumＡ<=3;
ＮumＢ＜=Numin-30;
ELＳIＦNｕｍin>=20THEN
NuｍＡ＜=２;
ＮuｍＢ＜=Numｉｎ-20;
ＥLSIFNuｍin>=1０ THEN
NｕmA<＝1;
NｕｍB<=Nｕmin-１0;
ELSＥ
NｕmA<=0;
NumB<=Numin;
ENＤIF;
ENDPＲＯＣESＳ;
ENＤ;
（５）分位译码电路设计—2
USEIEEＥ.STD＿LＯＧIＣ＿１164.AＬL;
ENTITY Fｅnwei2 IＳ
POＲT
（Ｎumin:
IＮｉnｔegerＲAＮGＥ0TO 45;
ＮｕｍC,NｕｍD:
OUTＩnｔegerRANＧE 0 to９
）；
ENＤ；
ARCＨＩＴＥCＴＵRＥbehａｖiorOFFeｎwei2IＳ
ＢＥＧＩN
procｅss（Numin）
BEＧIN
IFNumｉn＞＝４0THEN
NｕｍC<=4;
NumD<=Numin－40;
EＬＳIFNumin>=30THEN
NｕmC＜＝3；
NumD<=Nuｍｉn-3０;
EＬSIFNumin>=２０ THEN
NumC＜=2；
NｕｍD<＝Numｉｎ－20;
ＥLSIＦＮｕmｉn>=10 TＨEＮ
NumＣ<＝1；
NｕｍＤ<=Numｉn－1０;
ELＳE
NumＣ＜＝0;
NumD＜＝Nｕｍｉn；
EＮDIF;
ＥNDＰROＣＥＳS；
ENＤ;
（6）数码管驱动设计
LＩBRARYIEEE;
USEIEEE.STD_LOGＩC_１１６４.ALＬ;
ENTITYbcd_dataIS
POＲＴ
（bcd_ｄaｔａ:
in ＳＴD_ＬOGＩC_VEＣTOR（3ｄｏwnｔo０）;
ｓeｇout:
oｕt STＤ_LＯGＩC＿VＥCＴOR（6ｄｏwｎto 0）
）;
ENＤ；
ARCHITＥCTUREbehaviorOＦbcd_data IS
ＢEＧIN
proｃesｓ（bcd＿dａta）
BEGIN
casｅ bcｄ＿ｄａtaｉs
when"0000"=＞segout<＝"11111１０"；
wｈｅｎ"00０１"＝>seｇout<＝"０1１0０0０"；
when "0010"=>seｇoｕt<="１1０１1０1";
when ＂0011" =>ｓegｏuｔ<="１１11001"；
ｗhen"０１00＂=>segｏut＜=＂０1１0011" ；
wheｎ＂0１01"＝>segｏut<="10１101１";
whｅn ＂0110＂=＞ｓegout<＝＂００１111１";
when"0１11＂＝>ｓｅｇｏut<="11１0000";
ｗhｅn ＂10０0"=＞sｅgｏｕt<＝"1１11111";
wｈｅｎ"１001"＝>sｅgout<="１1100１1"；
wheｎ otherｓ＝>null;
ＥＮDCASＥ；
ENＤ PRＯCEＳＳ;
END;
LＩBＲＡRYＩEEE;
UＳEIEＥE.SＴD_LOGＩＣ_1164.ALＬ;
ＵＳEIEEＥ.ＳTD_LOＧIＣ_ｕnsｉgｎｅd.ＡLL;
ＥNTＩＴＹdtsｍIS
PＯＲＴ（cｌｋ：
ｉn STＤ＿ＬＯGＩC;
NumA,NｕｍB，ＮumＣ，NuｍD:
inSＴＤ_LOGIC_VECTＯR（3dｏｗnto 0）;
segoｕt１:
ｏｕt STD＿LOＧIC_ＶEＣTOR（6dｏwnto０）;
led＿seｌ：
ouｔSTD_LOＧIC_VECTOR（3downto0））;
EＮＤdｔsm；
ａrchｉtecｔｕｒe bhｖｏfdtsmis
compoｎent bcd_data iｓ
port（ｂcd_data：
ｉnSＴD_LOGIC_VＥCＴOR（3downto0）;
segoｕt:
outSTＤ_ＬOＧIC_ＶECTOR（６ dｏwnto ０））;
enｄcomponent;
sigｎaｌ x:
STＤ＿LOGIC_VECTＯR（3dowｎto 0）;
sｉgｎａlq：
STＤ＿LOGＩC＿VＥCＴＯR（１dowｎｔo０）；
begin
p1:
procｅss（clｋ）
begｉn
ifclｋ'eventandclk='1'then
Q＜=Q+'1';
endiｆ;
endproceｓｓ;
p2:
procｅss（Q）
bｅgin
caseQ ｉs
when＂00＂=>led＿sｅl<=＂11１０";x＜=ＮuｍＤ;
ｗｈen"０1"=>lｅd_sel<="1101";x<=ＮｕmＣ；
when"10"＝>led＿sel<="1011"；x<=NｕmB;
wheｎ"1１＂=>leｄ_seｌ＜="0１11";x<=ＮuｍA;
ｗhenoｔｈｅｒｓ＝>ｎull；
end case;
endproｃess;
u1：
bcd_ｄataPＯRTｍap（ｂcd_daｔa＝>x，segoｕt=>ｓegout1）;
end
（7）软件工作流程图
7总结与展望
EDＡ设计我感觉程序调试最重要，试验软件、硬件熟悉其次。
我在编完各模块程序之后,编译查错最初有三十几个错误，有输入错误、语法错误。
一遍一遍的变异查错,直到没有错误。
必须注意工程名和实体名一致,不然一般会出错。
在没有错误之后可以进行波型仿真。
若与理想的不同,再查看程序，有无原理上的编辑错误或没有查出的输入错误。
都通过可以进行管脚配对,把程序烧入芯片,在实物机上看结果，从显示中得出还需改正的地方,再去改程序。
伴随着社会的发展以及人类生活水平的提高，汽车的数量的增加。
DEＡ技术的发展和应用领域的扩大与深入，EＤA技术在电子信息，通信，自动，控制及计算机应用等领域的重要性日益突出。
随着技术市场与人才市场对DEＡ的不断的增加，交通的问题日益突出，单单依靠人力来指挥交通已经不可行了,所以,设计交通灯来完成这个需求就显的越加迫切了.为了确保十字路口的行人和车辆顺利、畅通地通过,往往采用电子控制的交通信号来进行指挥。
参考文献
（1）潘松,黄继业.200６.ＥDA技术使用教程.北京:
科学出版社。
（2）黄任；２０05；VHDL入门.解惑．经典实例.经验总结.北京：
北京航空航天大学出版社。
（3）徐志军，徐光辉．20０2.ＣPLD/FPGＡ的开发与应用．北京:
电子工业出版社。
（4）褚振勇．FＰGA设计与应用.西安：
西安电子科技大学出版社。
升级会员 