逆计时数显定时器.docx
《逆计时数显定时器.docx》由会员分享，可在线阅读，更多相关《逆计时数显定时器.docx（17页珍藏版）》请在冰豆网上搜索。
逆计时数显定时器
电子课程设计
——逆计时数显定时器
学院：
电子信息工程学院
专业、班级：
自动化12姓名：
学号：
指导教师：
任青莲
2014年12月
目录
一、设计任务与要求4
1.1、基本要求4
1.2、设计任务及目标4
二、总体框图4
2.1、设计思想4
2.2、设计方案5
三、选择器件5
3.1、实验所需器件：
5
3.2、所需器件说明：
5
四、功能模块6
4.1、脉冲发生器6
4.2、8421BCD码递减计数器6
4.2.1、74LS192的工作原理7
4.2.2、技术单元电路7
4.3、译码显示电路8
4.3.1、集成计数器74LS1608
4.3.2、LED显示器9
4.4、辅助控制电路错误!
未定义书签。
4.4.1、报警电路错误!
未定义书签。
4.4.2、暂停/连续电路（时钟信号控制电路）11
4.5、置数/工作电路12
4.6、清零/工作电路12
五、总体设计电路图13
5.1、总体设计电路图13
5.2、仿真结果13
5.3、硬件实验15
六、心得体会15
逆计时数显定时器
一、设计任务与要求
1.1基本要求：
（1）具有显示30秒计时功能；
（2）系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；
（3）在直接清零时，要求数码管显示器灭灯；
（4）计时器为30秒递减计时，其计时间隔为1秒；
（5）计时器递减计时到零时，数码显示器不能灭灯，同时发出光电报警信号。
1.2设计任务及目标：
（1）根据原理图分析各单元电路的功能；
（2）熟悉电路中所用到的各集成块的管脚及其功能；
（3）进行电路的装接、调试，直到电路能达到规定的设计要求；
（4）写出完整、详细的课程设计报告。
二、总体框图
报警电路
2.1设计思想
1．设计一个秒脉冲发生器。
2．设计30秒递减计时电路，由秒脉冲发生器控制其计数，每隔1秒钟，计数器减1每5秒显示一次计数，即30,25,20…00。
3．设计译码显示电路，显示器能显示计数器的即时计数数值。
4．设计报警电路，当计数器递减计时到零时（即定时时间到，显示器上显示00），发出报警信号。
5．设计外部操作开关控制计时器的直接清零、启动和暂停/连续计时。
2.2设计方案
1.分析设计任务，计数器和控制电路是系统的主要部分。
计数器完成30s计时功能，而控制电路具有直接控制计数器的启动计数、暂停／连续计数、译码显示电路的显示和灭灯功能。
为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。
在操作直接清零开关时，要求计数器清零，数码显示器灭灯。
2.当启动开关闭合时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示“30”字样；当启动开关断开时，计数器开始计数；当暂停／连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停／连续开关拨在连续时，计数器继续递减计数。
三、器件选择
3.1实验所需器件
74LS192计数功能芯片
74LS160计数功能芯片
74LS00芯片74LS02芯片
74LS04芯片74LS10芯片2
脉冲发生器LED显示器
3.2所需器件说明
74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置
数等功能。
74LS160是十进制计数器，直接清零，异步清零端MR非为低电平时，不管时钟端CP信号状态如何，都可以完成清零功能。
160的预置是同步的，当置入控制器PE非为低电平时，在CP上升沿作用下，输出端Q0-Q3数据端P0-P3一致。
74LS00是2输入端四与非门。
如输入端为A，B，输出端为Y则Y=/AB。
74LS02是四2输入或非门.作用是二个输入的或运算,运算后反相输出。
74LS04是非门，反相作用。
74LS10N是3输入端与非门，74LS04D是反相器。
74LS10N与非了以后，经过74LS04D的反相器，整个运算是3输入与运算功能。
四、功能模块
4.1脉冲发生器
设计一个50Hz的脉冲发生器。
4.28421BCD码递减计数器
计数器选用中规模集成电路74LS192进行设计，74LS192是十进制可编程同步加/减计数器，它采用8421码二一十进制编码，并具有直接清零、置数、加/减计数功能。
74LS192的功能表如表1所示。
74192功能表：
表174LS192功能表
输 入
输 出
CR LD CPUCPDD0D1D2D3
Q0Q1Q2Q3
1 X X X X X X X
0 0 X X I0 I1 I2I3
0 1 ↑ 1 X X X X
0 1 1 ↑ X X X X
0 1 1 1 X X X X
0 0 0 0
I0I1I2 I3
加计数
减计数
保持
4.2.174LS192的工作原理
当/LD=1，CR=0时，若时钟脉冲加入到CPU端，且CPd=l则计数器在预置数的基础上完成加计数功能，当加计数到9时，/CO端发出进位下跳变脉冲；若时钟脉冲加入到端CPd，且CPU=1，则计数器在预置数基础上完成减计数功能，当计数减到0时，/BO端发出借位跳变脉冲。
由74LS192构成的三十进制递减计数器如图1所示。
图1三十进制递减计数器
图中CPU、CPD分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。
/LD是异步并行置数控制端（低电平有效）。
/CO、/BO分别是进位、借位输出端（低电平有效）。
CR是异步清零端，D3~D0是并行数据输入端，Q3~Q0是输出端。
4.2.2计数器单元电路
74LS192的计数原理是：
只有当借位/BO1端发出借位脉冲时，高位计数器才作减计数。
当高电位、低电位位计数器处于全零,且cpd为0时，置数/LD2端等于0，计数器完成并行置数，在CPd端的输入时钟脉冲作用下，计数器再次进入下一循环减计数。
计数器单元电路如图2所示。
图2计数器单元电路
该电路图上的两个74192的输出端分别接译码器7447的ABCD端作为译码输入，计数器预置数为30，但计数器减为00时，高位的计数器/BO端输出报警信号报警电路报警。
4.3译码显示电路
4.3.1集成计数器74LS160
1.如图74LS160为异步清零计数器，即RD端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。
74LS160具有同步预置功能，在RD端无效时，LD端输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能。
RD和LD都无效，ET或EP任意一个为低电平，计数器处于保持功能，即输出状态不变。
只有四个控制输入都为高电平，计数器实现模10加法计数，Q3 Q2 Q1 Q0=1001时，ROC=1。
图374LS160
2．CLK是脉冲输入端；RCO是进位信号输出端；ENP和ENT是计数器工作状态端；CLR是异步清零端；LOAD是置数端；VCC接正电源，GND接地；A～D是数据输入端，QA～QD是计数器状态输出端。
电源电压5V，输入电压5V。
其状态如表2所示。
表2
表2
3.如图4所示由3个74LS160组成的计数器装置，使整个计时器在倒计时的基础上，实现每五秒显示一次计数，并且是按照要求显示数字30,25,20,15,10,05,00.而且每一个显示的数字逗停五秒钟，五秒钟后开始下一个计数，以此类推，知道计数到00将信号传递给报警装置，报警装置进行报警。
三个74LS160芯片中，其中U9和U10起计数作用，在两个74LS192倒计时，并且从30计时到00，连续计时的基础上，实现每五秒钟计数一次，即每次所计的数为30,25,20,15,10,05,00.并且可以暂停也可以连续计数，而且还可以清零。
第三个74LS160芯片U11，在整个计数器装置中起连续计数作用，给74LS160一个脉冲信号，让它从30计数到00，一直都是连续计数，并且可以清零，也可以暂停连续，只不过让它在计数过程中每五秒只显示一个数字，而其中的四个数字在五秒钟内被过度掉，只是不显示而已。
译码显示电路如图4所示。
图474LS160组成的计数器
4.3.2LED显示器
LED显示器是较常用的显示数码管，但在使用时要注意的是：
1.看清楚自己用的数码管是共阴极还是共阳极的，最好在焊之前用万电用表测一下它的极性，其管脚图如下图4所示，如果为共阴极的，其管脚COM端接地；如果为共阳极的，起管脚COM段要接高电平。
2.还要注意在数码管电路上加上一保护电阻，起限电流的作用。
图5LED显示器
4.4辅助控制电路
为了保证系统的设计要求,在设计控制电路时,应正确处理各个信号之间的时序关系。
从系统的设计要求可知,控制电路要完成以下四项功能:
①操作“清零”开关，要求计数器清零；闭合启动，减计时器进入计数状态。
②闭合“启动”开关时,计数器应完成置数功能,显示器显示30秒字样;断开“启动”开关时,计数器开始进行递减计数。
③当“暂停/连续”开关处于“暂停”位置时,控制电路封锁时钟脉冲信号CP,计数器暂停计数,显示器上保持原来的数不“暂停/连续”开关处于“连续”位置时,计数器继续累计计数。
④当计数器递减计数到零（即定时时间到）时,控制电路应发出报警信号,使计数器保持零状态不变,同时报警电路工作。
4.4.1报警电路
报警电路用二极管设计。
报警电路如图6所示。
图6光电报警电路
当计数到零时,两计数器借位端输出多为低（0）,故本设计将高位片借位
反馈到二极管负极性端,此时+5V电源经1k电阻使发光二极管发出光电报警信号,完成报警功能,而在递减计数时,
端输出为高
（1）,二极管不报警.
4.4.2暂停/连续电路（时钟信号控制电路）
暂停/连续电路如图7所示。
、
图7暂停/工作电路（时钟信号控制电路）
同时应注意的是，如图可以知道两个与非门构成的基本RS触发器，构成去抖动电路，防止产生机械开关的毛刺现象，并控制输入信号的输入从而达到，暂停计时和继续计时。
控制电路中SR锁存器功能表：
S
R
Q
ˉQ
锁存器状态
0
0
不变
不变
不确定
0
1
0
1
0
1
0
1
0
1
1
1
0
0
保持
接74LS192的预置数控制端,当开关
合上时,
=0,74LS192进行置数;当
断开时,
=1,74LS192处于计数工作状态,从而实现功能②的要求，当然本设计只要将启动信号直接加到置数端。
图3.9是时钟脉冲信号CP的控制电路,控制CP的放行与禁止。
当定时时间未到时,74LS192的借位输出信号路,
=1,则CP信号受“暂停/连续”开关
的控制,当
处于“暂停”位置时,门
输出0,门
关闭,封锁CP信号,计数器暂停计数;当
处于连续”位置时,门
输出1,门
打开,放行CP信号,计数器在CP作用下,继续累计计数。
当定时时间到时
=0,门G2关闭,封锁CP信号,计数器保持零状态不变。
从而实现了功能③、④的要求。
注意,
是脉冲信号,只有在
保持为低电平时,
输出的低电平才能保持不变。
至于功能①的要求,可通过控制74LS192的异步清零端CR实现（图中未画出）。
4.5、置数/工作电路
由于置数为“30”，所以要将高、低电平加在两片74LS192组成的30进制计数器的输入端D、C、B、A的相应端。
第一片74LS192的DC端接高电平，BA端接低电平；第二片74LS192的四个输入端均接低电平；两片74LS192的/LOAD端均接高电平。
当开关闭合时，计数器置数，数码管显示“30”字样；当开关断开时，计数器开始进行计数。
4.6、清零/工作电路
清零/工作电路由单刀双掷开关与电阻组成。
当开关打到清零端，即接高电平时，输出高电平至74192的CLR端，计数器清零；当开关打到工作端，即接地，输出低电平至74192的CLR端，清零端无效，计数器处在工作状态。
五、总体设计电路图
5.1、总体设计电路图
注：
此处用数码管代替了译码显示管与七段显示管
5.2、仿真结果
5.3硬件实验
六、心得体会
通过本次课程，使我所学的理论在实践中得到检验，使我对专业理论的掌握更加深刻。
在自己动手操作的时候遇到了很多以前没有想到的问题，比如说做报警电路时，刚开始做的时候怎么都不发光，特别的不解，后来经过几次修改电阻值，才得到理想结果，再比如刚开始把设计做好的时候，在软件上仿真，也得不到预期效果，后来翻阅书本，才知道原来还有电源接地和信号接地的不同，而我们只是想当然的认为只有是接地就对了。
在设计过程中，最让我头疼的就是参数的设定了，而每次只要是参数不正确，就不可能得到预期的结果，设计也会停滞不前。
好在每次的问题，经过我们共同的努力，和老师的指导，都或多或少的得到了解决，通过这些问题的解决使自己处理实际问题的能力进一步提高，让自己充分认识到了理论与实际之间的差别。
身为自动化专业的学生，设计是我们将来必需的技能。
而这次课设恰恰给我们提供了一个应用自己所学知识的平台。
从通过理论设计，到仿真软件仿真，再到确定具体方案。
整个过程都需要我充分利用所学的知识进行思考、借鉴。
通过此次电路设计，我加深了对课本知识的认识理解，对电路设计方法也有了一定的初步认识，更加深了我对本专业的认识，同时，为了这次课程设计的顺利完成，我参阅了大量资料，由此加深了书本中各种器件的认识了解，同时也为期末的最后复习打下了一定的基础。
做好了设计，对自己以后的工作和学习都是一笔不菲的财富。
不过还是很遗憾的是，有些拓展的功能，比如说报警的定时，我们自认为自己的理论电路没有问题，就仿真不出效果，再比如蜂鸣器，接上去他也不工作，确实是很费解的事，所以经过两周的时间，实际上我们只做出来电路的基本要求，这点甚是遗憾，这就说明还有很多我们根本就不知道的知识，而我们以后所要做的，就是一点点一滴滴充实自己，提高自己
总的来说，通过此次课程设计，我受益匪浅。
当然，如果说前面电路的理论设计是一件多么令人头痛的事，那么以后的安装、焊接过程则是一个考验人耐心的过程，因为是在仿真软件上较理论上还是存在一定的差距，仿真能出来结果的在实际电路不一定就能出来，这就需要我们有耐心，寻找一个比较正确的调试方法。
于此，我期待下次的实习。
能完成本次设计，离不开团体合作的协助精神，在此，我感谢我的队友们给我的支持。
同时，毋庸置疑的是，此次课程设计更离不开老师辛勤地指导，张老师以其丰富的知识和经验指导着我的设计工作，从她那里我学到了很多专业知识。
老师能在百忙中来指导我们，使我们能更好地完成设计。
总之，感谢老师的指导！
升级会员 