5简易数字存储示波器电全国大学生电子设计大赛.docx

5简易数字存储示波器电全国大学生电子设计大赛.docx

《5简易数字存储示波器电全国大学生电子设计大赛.docx》由会员分享，可在线阅读，更多相关《5简易数字存储示波器电全国大学生电子设计大赛.docx（27页珍藏版）》请在冰豆网上搜索。

5简易数字存储示波器电全国大学生电子设计大赛

简易数字存储示波器

摘要

我们设计制作的简易数字示波器以附加仪器的形式工作。

该仪器以89C52单片机为核心，由前端处理，触发，采集，数据融合处理，波形显示和操作面板等功能模块组成。

在系统的设计中，遵循智能化、操作方便、功能完备等思想。

我们采用CPLD实现控制逻辑，并使该仪器在示波器的XY方式下显示。

为了提高系统的性能和可操作性，我们扩充了触发系统，如可选择通道1、通道2、外部三个触发源，以及自动、正常、单次、三种触发方式，具有边沿和最大幅度的条件触发功能等。

设置了掉电保护、水平/垂直自动设置、波形打印等功能，并制作了供系统使用的线性稳压电源，完成了设计任务。

关键词：

数字存储示波器CPLDX-Y显示方式

一、总体方案设计

示波器是用量最多、用途最广的测量仪器之一，是观察和测量电子波形不可缺少的工具。

传统的模拟示波器在观测周期性重复频率较高的波形方面仍然得到普遍使用，但对于不能重复出现的单次信号、持续的非周期信号以及重复频率较低的周期信号则显得无能为力。

数字存储示波器正是基于上述要求而出现的。

目前的数字存储示波器以独立仪器、附加仪器以及虚拟仪器等形式工作。

本设计中的数字存储示波器定位于附加仪器工作模式。

1、设计思想

附加装置模式的数字存储示波器：

●应充分利用模拟示波器的原有功能电路及部件，如使用其CRT并在XY方式下显示且使之尽量与模拟示波器融为一体，成为附加仪器方式工作的数字存储示波器。

●应具备较完备的数字存储示波器功能、灵活的触发方式，如智能人机交互、信号存储、分析、处理、测量、显示等。

●应符合传统示波器的使用习惯，并且具有灵活方便的操作、演示方法。

2．总体设计方案选择

根据题目要求，本系统可选择以下方案实现：

方案一：

纯单片机方案。

即系统由单片机、A/D、D/A存储器等组成。

这种方案要求单片机除了完成基本处理分析外，还需要完成信号的采集、存储、显示等控制与变换工作。

这种方案的优点在于系统规模较小，有一定灵活性，但是不适宜于观察高速信号或复杂信号，难以达到题目要求，并且系统的软硬件工作量分配不平衡，难以在4天内发挥各人的全部智慧。

图1-1给出了该系统的总体框图：

图1-1

方案二：

FPGA/CPLD方式。

即用FPGA/CPLD完成数字存储示波器的采集、存储、显示等以及A/D、D/A等操作。

这种方案的优点在于系统紧凑，操作方便，尤其适合于对固定信号的观测显示场合；缺点是难以实现复杂功能，尤其是信号分析测量功能。

图1-2给出了该系统的总体框图：

图1-2

方案三：

带有IP核的FPGA/CPLD方式。

即FPGA/CPLD内部集成了CPU，用其完成系统要求的各项功能，如采集、存储、显示、人机交互等。

优点在于结构紧凑、可以实现复杂控制，缺点是调试过程繁琐、开发周期长、成本高。

方案四：

单片机CPLD结合方式。

即用单片机完成人机界面、系统功能控制、信号分析、处理、变换等工作。

用CPLD完成采集控制逻辑及显示控制逻辑。

这种方案兼顾了方案一和方案二的优点。

3、系统设计方案

本系统采用单片机和可编程器件作为数据处理及控制核心，将设计任务分解为通道信号调理、触发信号产生、采集存储、数据融合处理、显示、操作面板、掉电保护等功能模块。

图1—3给出该系统的总体框图。

图1-3

如图1-3所示：

通道输入信号经过调理电路进行放大或衰减后，加到信号采集部分的A/D输入端和触发信号产生模块；采集存储模块在触发信号的启动下，以一定的采样率将通道信号数据存入采集存储器中。

单片机一方面将采集存储信号处理变换后，形成显示波形所需的波形数据，送波形显示存储器，另一方面对采集存储信号的数字信息，如幅度、周期、频率等，送到LED数码管显示。

波形显示控制模块将波形数据从波形存储器取出，经过D/A转换送示波器X、Y轴，完成波形显示。

操作面板的各路控制信号经多路开关接至A/D转换器，并由单片机控制多路开关切换进行采集，响应外界的操作。

此外，为了防止系统异常掉电，系统中专门使用E2PROM存储器随时保存系统设置信息和波形信息。

通过外挂打印机，实现波形的硬拷贝功能。

系统中的采集控制逻辑部分和显示控制逻辑分别采用2片CPLD实现，充分利用其高速并行工作的特点，提高系统的速度性能。

由于使用了89C52单片机和ＣＰＬＤ器件，使系统具有很大的灵活性，便于实现各种复杂控制，从而能方便地对系统进行功能扩展和性能改进。

二、理论分析与参数计算

1、存储深度M

题目基本部分要求，水平分辨率为HD=20点/div

据此，单通道存储深度应为

M=HD×10=200点（2—1）

按照发挥部分HD扩充一倍的要求

M=HD×10×2=400点（2—2）

另外在发挥部分要求有主时基扩展功能，由于我们拟采取固定采样率，主时基显示采用抽样方法，主时基扩展显示采用逐点显示方法，因此，若主时基扩展N倍，则存储器深度为

M=HD×10×2×N

=400N点（2—3）

取N=5，则

M=400N

=2000点（2—4）

2、采样率fs与扫描速度S

在固定存储深度M下，采样率fs与扫描速度S成正比，由公式

（2—5）

取M=2000，则

（2—6）

本系统中设定扫描速度从20us/div~200ms/div，按1、2、5变化，共有13档，覆盖题目要求的3档。

依据式2—5，计算出对应的采样率如表2—1所示

表2—1

扫描速度S

20us

40us

100us

200us

500us

1ms

2ms

采样率（Hz）

10M

5M

2M

1M

400K

200K

100k

5ms

10ms

20ms

50ms

100ms

200ms

40k

20K

10K

4K

2K

1K

3、垂直灵敏度

设定垂直灵敏度为，按1、2、5分档，有10mV/div，20mV/div，50mV/div，100mV/div,200mV/div,500mV/div,1V/div，2V/div共8档，可以覆盖题目中垂直灵敏度要求。

4、调理电路增益

调理电路的作用是将输入信号调整到适合A/D转换的范围ADC的基准为5V，所以，示波器幅度轴上8格对应为5V，即0.625V/div，结合垂直灵敏度，计算每一档对应的放大倍数，如表2—2所示

表2—2

档位

10mV/div

50mV/div

50mV/div

100mV/div

200mV/div

放大

倍数

62.5

31.25

12.5

6.25

3.125

500mV/div

1V/div

2V/div

1.25

0.625

0.3125

5、A/D芯片的选取

●A/D位数的选择

A/D转换位数取决于垂直分辨率。

依题，垂直分辨率为32级/div，以8格计。

垂直方向上共有=28个量化级，所以A/D转换位数应不低于8位

●A/D转换速度的计算

A/D转换速度取决于最高采样率，本方案中，最高采样率位10M，所以A/D转换的速度应不低于10M

我们采用TI公司的8位并行高速A/D转换芯片TLC5510。

该芯片含有内部采样和保持电路，具有高阻抗方式的并行口以及内部基准电阻，通过在2步过程中实现转换，数据转换的等待时间为2.5个时钟，最高采样率20M，完全满足题目要求。

三、电路分析与设计

1、通道调理电路

通道调理电路用于调节通道输入信号的动态范围，可以工作在人工和程控两种方式下。

程控调理电路通常分为先放大后衰减和先衰减后放大两种结构：

前者能够适应较宽的数入信号的动态范围，但衰减电路引入的噪声会被后级放大器放大,使系统信噪比变差,在构成相同的情况下,后者信噪比较高.第二种思路的缺点是大信号的输入回出现“阻塞”现象,难以适应较宽的动态范围.考虑到本系统输入信号的动态范围为±8v～±0.01v,我们采用了第一种电路结构,即先衰减后放大.前级程控衰减由8位D/A构成,后级采用了高性能仪表放大器,大大提高了系统的信噪比.

（1）前置程控衰减器

程控衰减器由一片8位D/A构成.其工作原理是将输入信号作为D/A参考电压,再经D/A输出信号,当D/A输入信号为恒值Din时,输出电压与参考Vref的关系为；

（3–1）

由式3—1可知，输出的衰减倍数由输入的数字量Din决定。

由于后级作了相应放大，所以只要调整相应的衰减率就可得到需要的放大倍数。

因此，数字量每改变一个bit，该电路的衰减就变动1/256。

电路原理图如图3—1所示：

图3–1前置程控衰减器

图3–1中的衰减器采用TI公司8位双通道并行高速D/A芯片TLC7528，该芯片参考输入电压范围为25V，输入阻抗为20K，低于题目中输入阻抗100K的要求，故前级增加一级同相电压跟随器。

其采样频率可达10MHz,说明其模拟带宽远大于题目中DC—50KHz的要求。

（2）后置仪表放大器：

后置仪表放大器的作用是放大前级衰减器的信号，为保证不失真的放大信号，放大器应具备以下特点：

高共模抑制比，有利于抑制各种共模干扰引入的误差；

低噪声，保证系统的信噪比；

高增益和较宽的调节范围；

可调的直流偏置电压；

我们选用AD公司的高性能仪表放大器芯片AD620。

它具有外围电路简单，调节方便等特点。

其内部电路原理如图3—2所示。

.

图3–2AD620内部电路原理图

调节外接电阻RG,就可以实现增益调节。

增益与RG的关系式为:

（3—2）

图3–3后置仪表放大器

实际电路如图3-3.所示:

图中电阻RG用于调整放大器增益。

要达到发挥部分垂直分辨率0.01V/div的要求，增益G必须满足：

即G≧62.5实际中取G=70，可通过调节多圈电位器RG得到。

此时，要达到50KHz的输入带宽，要求放大器的增益带宽积为：

AD620增益带宽积为12MHz，完全能满足设计要求。

图3—3中，RV用来调整信号直流偏置，以便于观测双通道波形。

图3—3中的D1。

D2用来限制输出信号的幅度，使A/D工作于线性区。

图3-4信号调理电路

信号调理部分电路如图3-4所示，图中三个继电器的功能分别如下：

JD1与JD2完成信号与接地的切换。

JD3为正常显示方式与主时基方式的切换。

当JD3吸合时，通道１与通道２对同一信号进行采集显示时将通道１采集到的波形数据进行压缩显示，以便观察信号的整体趋势，将CH2采集到的波形数据逐点显示，来观察信号波形的细节。

调节AD620基准可以实现主、副时基显示波形的上下平移。

（3）窗口比较器：

窗口比较器用于幅度轴自适应时的超限信号的检测。

当通道调理电路输出信号电压超出窗口范围时，比较器输出高电平，电路图如图3-5所示：

图3-5窗口比较器

其中U1A为上限比较器，W1用于调整上限基准，当信号电平高与其基准电平时，输出高电平。

U1B为下限比较器，W2提供下限基准，当信号电平低于窗口下限时也输出高电平。

两个比较器输出信号经或门组合输出，即行成窗口溢出信号。

比较器各点的波形如图3-6。

图3-6波形图

2、控制面板电路：

本系统控制面板除键盘外，还设有通道1垂直位置，通道2垂直位置，触发电平，触发位置，主时基位置共5个调节旋钮，使操作变的简单易行。

单片机通过A/D配合多路开关来采集面板的控制数据，其电路原理图如图3-7所示：

图3-7

图中CD4051为八选一模拟开关，TLC0820为八位并行A/D，P1.2,P1.3,P1.4用来控制采集哪一个电位器的数据。

3、触发信号产生电路

触发电路的作用是最终产生统一的上升沿有效的触发信号：

下分别介绍信号和信号产生电路。

1）边沿触发信号产生