计算机组成原理形成性考核作业.docx
《计算机组成原理形成性考核作业.docx》由会员分享，可在线阅读，更多相关《计算机组成原理形成性考核作业.docx（10页珍藏版）》请在冰豆网上搜索。
计算机组成原理形成性考核作业
计算机组成原理形成性考核作业
计算机组成原理形成性考核作业
[X]补-[Y]补=[X]补+[-Y]补=00,000110无溢出
（2）[X]补=11,001101[Y]补=11,010011[-Y]补=00,101101
[X]补-[Y]补=[X]补+[-Y]补=11,111010无溢出
四、用无符号数一位乘法计算X*Y，写出规范的运算过程。
（P.74.）（绿色数字代表部分积，紫色代表部分积进位，红色是被乘数，褐色是乘数）
答：
（1）X=1001Y=1101
B（被乘数）1001
CaA（部分积）C（乘数）
000001101
000001101
+B1001
C0=01001
01001110
+00000
C0=00100
00100111
+B1001
C0=01011
01011011
+B1001
C0=01110
01110101
X*Y=01110101
五、用无符号数不恢复余数法求X÷Y，写出运算过程，分别给出求得的尚和余数。
（P.76.）
答：
（红色是被除数，褐色是除数）
（1）X=00101001Y=1011
B（除数）01011[-B]补=10101
A（被除数高位）C（被除数低位）
000101001初始状态
<-001010010A、C左移一位
+）-B10101减除数
A<0110100010A<0,商0,下步左移后+B
<-101000100A、C左移一位
+）+B01011加除数
A<0111110100A<0,商0,下步左移后+B
<-111101000A、C左移一位
+）+B01011加除数
A>0010011001A>0,商1,下步左移后-B
<-100110010A、C左移一位
+）-B10101减除数
A>0010000011A>0,商1
余数商
六、说明什么是组合逻辑控制器，微程序控制器，并解释有关的基本概念。
（P.87.P.102.P.103.）
答：
组合逻辑控制器是用逻辑门电路产生微命令的。
每个微命令都需要一组逻辑门电路，根据相应的逻辑条件（如指令的操作码、寻址方式、时序信号等）产生该微命令。
组合逻辑控制器一旦制造完成，这些逻辑电路之间的连接关系就固定了，不易改动，所以又称为硬连逻辑控制器。
微程序控制器是采用微程序控制方式来产生微命令。
基本思想：
（1）将机器指令分解为基本的微命令序列，用二进制代码表示这些微命令，并编成微指令，多条微指令再形成微程序。
（2）一条微指令包含的微命令，控制实现一步（一个节拍）操作；若干条微指令组成的一小段微程序解释执行一条机器指令。
组合逻辑控制器其速度主要取决于电路延迟，因此在高速计算机如RISC处理器和巨型机中，常采用这种速度较快的硬连控制方式，但组合逻辑控制器的逻辑形态不规则，设计效率低，检查调试难，一旦制造完成，这些逻辑电路之间的连接关系就固定了，不易改动。
微程序控制方式，将程序技术引入到CPU的构成级，即像编制程序那样编制微命令序列，从而使设计规整化。
它将存储结构因入CPU，只要修改所存储的代码即微命令信息，就可修改有关的功能与执行的方式。
七、试说明模型机中下列寄存器的作用：
通用寄存器、暂存器、IR、PC、MAR、MDR
（P.78.）
答：
通用寄存器：
R0、R1、R2、R3这是一组可编程访问，具有多种功能的寄存器。
在指令系统中为这些寄存器分配了编号即寄存器地址，因此可编程指定使用某个寄存器。
通用寄存器本身在逻辑上只具有接收信息、存储信息和发送信息的功能。
但通过编程与运算部件的配合就可以实现多种功能。
暂存器：
暂存器有3个，C，D，Z。
可以用来暂存从主存储器读出的数据，这个数据是不能存放在通用寄存器中，否则会破坏其原有的内容。
指令系统中没有为暂存器分配编号，因此程序员不能编程访问它们，因而是透明的。
IR：
指令寄存器IR，用来存放当前正在执行的一条指令。
当执行一条指令时，应先将指令从主存中读出到IR中。
PS：
程序状态字寄存器又称为标志寄存器，用来存放现行程序的运行状态和工作方式，其内容称为程序状态字PWS。
MAR：
地址寄存器MAR，用于存放CPU访问主存或I/O接口的地址。
MDR：
数据寄存器MDR，用于存放CPU访问主存或I/O接口之间传送的数据。
八、写出下述指令的读取与执行流程：
答：
（1）MOVR0,R2
FT0PC→MAR
FT1M→MDR→IR,PC+1→PC
ET0R2→R0
（2）ADDR0,X（R1）
FT0PC→MAR
FT1M→MDR→IR,PC+1→PC
ST0PC→MAR
ST1M→MDR→D,PC+1→PC
ST2D+R1→Z
ST3Z→MAR
ST4M→MDR→D
ET0R0ADDD→Z
ET1Z→R0
（3）JMP（R0）
FT0PC→MAR
FT1M→MDR→IR,PC+1→PC
ET0R0→MAR
ET1M→MDR→PC
第4章
一、8086/8088CPU中有哪些寄存器？
各有什么作用？
（P.117.）
答：
8086/8088CPU中有：
通用寄存器:
AX累加寄存器
BX基址寄存器
CX计数寄存器
DX数据寄存器
SP堆栈指针寄存器
BP基址指针寄存器
SI源变址寄存器
DI目的变址寄存器
段寄存器:
CS代码段寄存器
DS数据段寄存器
SS堆栈段寄存器
ES附加段寄存器
控制寄存器:
IP指令指针
FLAGS标志寄存器
二、8086/8088CPU中标志寄存器各标志位的含义。
（P.120.）
答：
8086/8088CPU中设有一个16位标志寄存器FR，用来记录程序执行时的状态。
FR中共有9个标志位。
0CF：
进位标志位有进位（或借位）时，CF=1；否则置0
2PF：
奇偶标志位低8位中含“1”的个数为偶数时，PF=1；否则置0
4AF：
辅助进位标志位低字节中低4位有进位（或借位）时，AF=1；否则置0
6ZF：
零值标志位结果各位全为“0”时，ZF=1
7SF：
符号标志位结果最高位为1时，SF=1，否则置0
8TF：
单步标志位设置TF=1时，CPU进入单步执行指令工作方式
9IF：
中断标志位设置IF=1时，允许CPU响应可屏蔽中断请求。
10DF：
方向标志位DF=0时，执行串操作指令，SI或DI内容自动递增，否则递减。
11OF：
溢出标志位运算结果超出补码表示数的范围OF=1。
三、在8086/8088CPU中，分别进行下列8位二进制数的运算后，标志寄存器中OF，ZF，SF，CF的值各是多少？
（P.120.P.66.）
答：
（1）10101011+01010101
1,0101011
+0,1010101
10,0000000
OF=0,无溢出；
ZF=1，结果各位为全0；
SF=0，结果最高位为0；
CF=1，有进位；
（2）10110011-01100010
1,0110011
-0,1100010
0,1010001
OF=0,无溢出；
ZF=0，结果各位不为全0；
SF=0，结果最高位为0；
CF=0，无借位；
四、说明段基址与段基值的不同之处。
（P.122.P.116.）
答：
8086/8088将1M字节的主存空间按需要划分为若干段（segment），每个段都由连续的字节单元组成，最大长度为64K字节。
一个段起始单元的地址，称为段基址（segmentbaseaddress）20位。
8086/8088对段基址是有所限制的，不能起始于任意地址，要求其低4位必须为0（被16整除）。
在1M字节的地址空间中，可作为段基址的共有64K个，可表示如下：
00000H，00010H，00020H，…，FFFE0H，FFFF0H。
段基址的高16位称为段基值（segmentbasevalue）。
如：
0000H，0001H，0002H，…，FFFEH，FFFFH。
五、试分别说明下列各指令中源操作数和目的操作数使用的寻址方式。
答：
（1）ADDAX，0A51H寄存器寻址,立即寻址（P.128.）
（2）MOVBL，DATA1寄存器寻址,直接寻址（P.129.）
（3）PUSHES寄存器寻址（P.128.）
（4）CLC（清进位标志）寄存器寻址（P.128.）
六、指出下列各指令语句的语法是否有错，若有错，指明是什么错误。
答：
（1）MOVAL，0F5H正确
（2）CMPAL，100H错误，AL为8位，100H大于8位，类型不匹配。
（3）ORCH，CL正确
（4）DECCX，1错误，逻辑非操作是单操作指令。
（P.143.）
七、假设（AX）=0A5C6H，（CX）=0F03H，则下述指令执行后，（AX）=，（CF）=。
答：
STC；（P.408.）进位位置位，CF<=1，
RCLAX，CL；（AX）=0A5C6H=1010010111000110
CL=03H循环左移3次。
CF=1
（AX）=0100101110001101CF=1
（AX）=1001011100011011CF=0
（AX）=0010111000110110CF=1
ANDAH，CH；（AH）=00101110
∧（CH）=00001111
（AH）=00001110
RCRAX，CL（AX）=0000111000110110循环右移3次。
CF=1
（AX）=1000011100011011CF=0
（AX）=0100001110001101CF=1
（AX）=1010000111000110=0B1C6HCF=1
则指令执行后，（AX）=0A1C6H，（CF）=1。
升级会员 