第六章中断系统.docx

第六章中断系统.docx

《第六章中断系统.docx》由会员分享，可在线阅读，更多相关《第六章中断系统.docx（19页珍藏版）》请在冰豆网上搜索。

第六章中断系统

授课教师

授课班级

课的类型

授课时间

课时分配

授课地点

课题

中断系统

教学目标

1、中断系统的构成和各部分功能

　　2、中断的响应过程

　　3、中断控制寄存器的设置

　　4、典型应用程序设计

重　点

1、中断的响应过程

　　2、中断控制寄存器的设置

难　点

典型应用程序设计

教法

讲授法＋多媒体形式

教具

多媒体

作业

1.课堂作业

教材P148页练习题

2.课下作业

打印片子一套

引入课题：

新课教学：

5.1中断的概念

中断是指计算机暂时停止原程序执行转而响应需要服务的紧急事件（执行中断服务程序），并在服务完后自动返回原程序执行的过程。

中断源向CPU提出的处理请求，称为中断请求（或中断申请）。

进入中断→保护现场→中断处理恢复现场

→中断返回

中断方式优点：

大大地提高了CPU的工作效率。

5.2MCS-51中断系统的结构

有5个中断请求源，两个中断优先级，可两级嵌套。

中断系统结构示意图如下图所示。

5.3中断请求源

五个中断请求源：

（1）INT0*—外部中断请求0，由引脚INT0*输入，中断请求标志为IE0。

（2）INT1*—外部中断请求1，由引脚INT1*输入，中断请求标志为IE1。

（3）定时器/计数器T0溢出中断请求，中断请求标志为TF0。

（4）定时器/计数器T1溢出中断请求，中断请求标志为TF1。

（5）串行口中断请求，中断请求标志为TI或RI。

由特殊功能寄存器TCON和SCON的相应位锁存。

TCON为定时器/计数器的控制寄存器，字节地址为88H。

包含：

（1）T0和T1的溢出中断请求标志位TF1和TF0

（2）外部中断请求标志位IE1与IE0。

格式如下所示：

各标志位的功能：

（1）IT0—选择外部中断请求0为跳沿触发方式还是电平触发方式：

IT0=0，为电平触发方式。

IT0=1，为跳沿触发方式。

可由软件置“1”或清“0”。

（2）IE0—外部中断请求0的中断请求标志位。

IE0=0，无中断请求。

IE0=1，外部中断0有中断请求。

当CPU响应该中断，转向中断服务程序时，由硬件清“0”IE0。

（3）IT1—外部中断请求1为跳沿触发方式还是电平触发方式，意义与IT0类似。

（4）IE1—外部中断请求1的中断请求标志位，意义与IE0类似。

（5）TF0—T0溢出中断请求标志位。

T0计数后，溢出时，由硬件置“1”TF0，向CPU申请中断，CPU响应TF0中断时，硬件自动清“0”TF0，TF0也可由软件清0。

（6）TF1—T1的溢出中断请求标志位，功能和TF0类似。

TR1、TR02个位与中断无关。

当MCS-51复位后，TCON被清0，则CPU关中断，所有中断请求被禁止。

SCON为串行口控制寄存器，字节地址为98H。

串行口的发送中断和接收中断的中断请求标志TI和RI，格式如下：

各标志位的功能：

（1）TI—发送中断请求标志位。

串口每发送完一帧串行数据后，硬件自动置“1”TI。

必须在中断服务程序中用软件对TI标志清“0”。

（2）RI—接收中断请求标志位。

串口接收完一个数据帧，硬件自动置“1”RI标志。

必须在中断服务程序中用软件对RI标志清“0”。

5.4中断控制

5.4.1中断允许寄存器IE

CPU对中断源的开放或屏蔽，由片内的中断允许寄存器IE控制。

字节地址为A8H，可位寻址。

格式如下：

IE对中断的开放和关闭为两级控制

总的开关中断控制位EA（IE.7位）:

EA=0，所有中断请求被屏蔽。

EA=1，CPU开放中断，但五个中断源的中断请求是否允许，还要由IE中的5个中断请求允许控制位决定。

IE中各位的功能如下：

（1）EA：

中断允许总控制位

0：

CPU屏蔽所有的中断请求（CPU关中断）；

1：

CPU开放所有中断（CPU开中断）。

（2）ES：

串行口中断允许位

0：

禁止串行口中断；

1：

允许串行口中断。

（3）ET1：

定时器/计数器T1的溢出中断允许位

0：

禁止T1溢出中断；

1：

允许T1溢出中断。

（4）EX1：

外部中断1中断允许位

0：

禁止外部中断1中断；

1：

允许外部中断1中断。

（5）ET0：

定时器/计数器T0的溢出中断允许位

0：

禁止T0溢出中断；

1：

允许T0溢出中断。

（6）EX0：

外部中断0中断允许位。

0：

禁止外部中断0中断；

1：

允许外部中断0中断。

MCS-51复位后，IE清0，所有中断请求被禁止。

若使某一个中断源被允许中断，除了IE相应的位的被置“1”，还必须使EA位=1。

改变IE的内容，可由位操作指令来实现，即：

SETBbit；

CLRbit。

例5-1若允许片内2个定时器/计数器中断，禁止其它中断源的中断请求。

编写设置IE的相应程序段

（1）用位操作指令来编写如下程序段：

CLRES；禁止串行口中断

CLREX1；禁止外部中断1中断

CLREX0；禁止外部中断0中断

SETBET0；允许定时器/计数器T0中断

SETBET1；允许定时器/计数器T1中断

SETBEA；CPU开中断

（2）用字节操作指令来编写：

MOVIE，#8AH

或者用：

MOV0A8H，#8AH；A8H为IE寄存器字节地址

5.4.2中断优先级寄存器IP

两个中断优先级，可实现两级中断嵌套。

如图5-6示。

可归纳为下面两条基本规则：

（1）低优先级可被高优先级中断，反之则不能。

（2）同级中断不会被它的同级中断源所中断。

若CPU正在执行高优先级的中断，则不能被任何中断源所中断。

中断优先级寄存器IP，其字节地址为B8H。

IP各个位的含义：

（1）PS——串行口中断优先级控制位

1：

高优先级中断；

0：

低优先级中断。

（2）PT1——定时器T1中断优先级控制位

1：

高优先级中断；

0：

低优先级中断。

（3）PX1——外部中断1中断优先级控制位

1：

高优先级中断；

0：

低优先级中断。

（4）PT0——定时器T0中断优先级控制位

1：

高优先级中断；

0：

低优先级中断。

（5）PX0——外部中断0中断优先级控制位

1：

高优先级中断；

0：

低优先级中断。

由软件可改变各中断源的中断优先级。

MCS-51的中断系统有两个不可寻址的“优先级激活触发器”:

一个用来指示某高优先级的中断正在执行，所有后来的中断均被阻止。

另一个用来指示某低优先级的中断正在执行，所有同级中断都被阻止，但不阻断高优先级的中断请求。

在同时收到几个同一优先级的中断请求时，优先响应哪一个中断，取决于内部的查询顺序。

查询顺序如下：

中断源中断级别

外部中断0最高

T0溢出中断

外部中断1

T1溢出中断

串行口中断最低

例5-2设置IP寄存器的初始值，使2个外中断请求为高优先级，其它中断请求为低优先级。

（1）用位操作指令

SETBPX0；2个外中断为高优先级

SETBPX1

CLRPS；串口为低优先级中断

CLRPT0；2个定时器/计数器低优先级中断

CLRPT1

（2）用字节操作指令

MOVIP，#05H

或：

MOV0B8H，#05H；B8H为IP寄存器的字节地址

5.5响应中断请求的条件

一个中断请求被响应，需满足以下必要条件：

（1）IE寄存器中的中断总允许位EA=1。

（2）该中断源发出中断请求，即该中断源对应的中断请求标志为“1”。

（3）该中断源的中断允许位=1，即该中断没有被屏

蔽。

（4）无同级或更高级中断正在被服务。

中断响应的主要过程：

首先由硬件自动生成一条长调用指令:

LCALLaddr16

接着就由CPU执行该指令,将PC的内容压入堆栈以保护断点，再将中断入口地址装入PC。

各中断源服务程序的入口地址是固定的，如下所示：

中断源入口地址

外部中断00003H

定时器/计数器T0000BH

外部中断10013H

定时器/计数器T1001BH

串行口中断0023H

中断响应是有条件的，遇到下列三种情况之一时，中断响应被封锁：

（1）CPU正在处理同级的或更高优先级的中断。

（2）所查询的机器周期不是所当前正在执行指令的最后一个机器周期。

只有在当前指令执行完毕后，才能进行中断响应。

（3）正在执行的指令是RETI或是访问IE或IP的指令。

需要再去执行完一条指令，才能响应新的中断请求。

如果存在上述三种情况之一，CPU将丢弃中断查询结果，不能对中断进行响应。

5.6外部中断的响应时间

外部中断的最短的响应时间为3个机器周期:

（1）中断请求标志位查询占1个机器周期。

（2）子程序调用指令LCALL转到相应的中断服务程序入口，需2个机器周期。

外部中断响应的最长的响应时间为8个机器周期：

（1）发生在CPU进行中断标志查询时，刚好是开始执行RETI或是访问IE或IP的指令，则需把当前指令执行完再继续执行一条指令后，才能响应中断，最长需2个机器周期。

（2）接着再执行一条指令，按最长指令（乘法指令

MUL和除法指令DIV）来算，也只有4个机器周期。

（3）加上硬件子程序调用指令LCALL的执行，需要2个机器周期。

所以，外部中断响应最长时间为8个机器周期。

如果已在处理同级或更高级中断，响应时间无法计算。

在一个单一中断的系统里，MCS-51单片机对外部中断请求的响应的时间总是在3～8个机器周期之间。

5.7外部中断的触发方式选择

两种触发方式：

电平触发方式和跳沿触发方式。

5.7.1电平触发方式

CPU在每个机器周期采样到的外部中断输入线的电平。

在中断服务程序返回之前，外部中断请求输入必须无效（即变为高电平），否则CPU返回主程序后会再次响应中断。

适于外中断以低电平输入且中断服务程序能清除外部中断请求（即外部中断输入电平又变为高电平）的情况。

5.7.2跳沿触发方式

连续两次采样，一个机器周期采样到外部中断输入为高，下一个机器周期采样为低，则置“1”中断请求标志，直到CPU响应此中断时，该标志才清0。

这样不会丢失中断，但输入的负脉冲宽度至少保持1个机器周期。

5.8中断请求的撤消

1．定时器/计数器中断请求的撤消

中断请求被响应后。

硬件会自动清TF0或TF1。

2．外部中断请求的撤消

（1）跳沿方式外部中断请求的撤消是自动撤消的。

（2）电平方式外部中断请求的撤消:

除了标志位清“0”之外，还需在中断响应后把中断请求信号引脚从低电平强制改变为高电平，如图5-8所示。

只要P1.0端输出一个负脉冲就可以使D触发器置“1”，从而撤消了低电平的中断请求信号。

所需的负脉冲可增加如下两条指令得到：

ORLP1，#01H；P1.0为“1”

ANLP1，#0FEH；P1.0为“0”

电平方式的外部中断请求信号的完全撤消，是通过软硬件相结合的方法来实现的。

3．串行口中断请求的撤消

响应串行口的中断后，CPU无法知道是接收中断还是发送中断，还需测试这两个中断标志位的状态，以判定是接收操作还是发送操作，然后才能清除。

所以串行口中断请求的撤消只能用软件清除

CLRTI；清TI标志位

CLRRI；清RI标志位

5.9中断服务程序的设计

一、中断服务程序设计的任务

基本任务：

（1）设置中断允许控制寄存器IE。

（2）设置中断优先级寄存器IP。

（3）对外中断源，是采用电平触发还是跳沿触发。

（4）编写中断服务程序，处理中断请求。

前2条一般放在主程序的初始化程序段中。

例5-3假设允许外部中断0中断，并设定它为高级中断，其它中断源为低级中断，采用跳沿触发方式。

在主程序中编写如下程序段：

SETBEA；CPU开中断

SETBET0；允许外中断0产生中断

SETBPX0；外中断0为高级中断

SETBIT0；外中断0为跳沿触发方式

二、采用中断时的主程序结构

常用的主程序结构如下：

ORG0000H

LJMPMAIN

ORG中断入口地址

LJMPINT

⋮

ORGXXXXH

MAIN：

主程序

 INT：

中断服务程序

三、中断服务程序的流程

例5-4根据图5-9的中断服务程序流程，编出中断服务程序。

假设，现场保护只需将PSW和A的内容压入堆栈中保护。

典型的中断服务程序如下：

INT：

CLREA；CPU关中断

PUSHPSW；现场保护

PUSHACC；

SETBEA；CPU开中断

中断处理程序段

CLREA；CPU关中断

POPACC；现场恢复

POPPSW

SETBEA；CPU开中断

RETI；中断返回，恢复断点

几点说明：

（1）现场保护仅涉及到PSW和A的内容，如还有其它需保护的内容，只需要在相应的位置再加几条PUSH和POP指令即可。

（2）“中断处理程序段”，应根据任务的具体要求，来编写。

（3）如果本中断服务程序不允许被其它的中断所中断。

可将“中断处理程序段”前后的“SETBEA”和“CLREA”两条指令去掉。

（4）中断服务程序的最后一条指令必须是返回指令RETI。

5.10多外部中断源系统设计

两个外部中断请求源往往不够用。

5.10.1定时器/计数器作为外部中断源的使用方法

定时器/计数器选为计数器工作模式，T0（或T1）引脚上发生负跳变时，T0（或T1）计数器加1，利用该特性，可以把T0（或T1）引脚作为外部中断请求输入引脚，计数器初值设为FFH，TF0（或TF1）作为外部中断请求标志。

ORG0000H

AJMPIINI；跳到初始化程序

………………

IINI:

MOVTMOD，#06H；设置T0的工作方式

MOVTL0，#0FFH；设置计数器初值

MOVTH0，#0FFH

SETBTR0；启动T0，开始计数

SETBET0；允许T0中断

SETBEA；CPU开中断

当连接在P3.4（T0引脚）的电平发生负跳变时，TL0加1，产生溢出，置“1”TF0，向CPU发出中断请求，同时TH0的内容0FFH送TL0，即TL0恢复初值0FFH。

5.10.2中断和查询结合的方法

最高级别中断请求源IR0接INT0*输入端，其余的外部中断请求源IR1～IR4用“线或”的办法连到MCS-51的另一个外中断源输入端，同时还连到P1口。

5个外部中断源的排队顺序依此为：

IR0～IR4。

ORG0013H；INT1的中断入口

LJMPINT1；

┇

INT1:

PUSHPSW；保护现场

PUSHACC

JBP1.0,IR1；P1.0高，IR1有请求

JBP1.1,IR2；P1.1高，IR2有请求

JBP1.2,IR3；P1.2高，IR3有请求

JBP1.3,IR4；P1.3高，IR4有请求

INTIR:

POPACC；恢复现场

POPPSW

RETI；中断返回

IR1:

IR1的中断处理程序

AJMPINTIR；

IR2:

IR2的中断处理程序

AJMPINTIR；

IR3:

IR3的中断处理程序

AJMPINTIR； 

IR4:

IR4的中断处理程序

AJMPINTIR；

备注