数字频率合成器的研究.docx
《数字频率合成器的研究.docx》由会员分享，可在线阅读，更多相关《数字频率合成器的研究.docx（21页珍藏版）》请在冰豆网上搜索。
数字频率合成器的研究
引言
（一）数字频率合成器的发展现状及研究概况
数字频率合成器是一种基础测量仪器,到目前为止已有30多年的历史,早期设计师们追求的目标主要是扩展测量范围,再加上提高测量的精度、稳定度等，这些也是人们衡量数字频率计的技术水平，决定数字频率计价格高低的主要依据。
目前这些基本技术日益完善，成熟。
应用现代技术可以轻松的将数字频率计的测频上限扩展到微波频段。
随着科学技术的发展，用户对数字频率计也提出了新的要求。
对低档产品要求操作简单方便，测量（足够）宽、可靠性高、价格低。
而对于中高档产品要求有高的分辨率、高精度、高稳定度、高测量速率；除了通用频率计所具有的功能外，还要求有数据处理功能，统计分辨功能，时域分析功能等等，或者包含电压测量等其他功能，这些要求有的已经实现或者部分实现，但要真正完美的实现这些目标，对于生产厂家来说，还有许多工作要做，而不是表面看来似乎发展到头了。
目前国外市场上的频率计数器,都是基于脉冲计数的原理,其功能除了直接测量频率值外,还可测量信号周期、多周期、时间间隔、脉冲宽度、频率比、占空比、统计计数等,有的甚至可以测量频率参数以外的参数,如电压、相位、功率等。
这种以频率测量为主体的多功能数字式测量仪器,也称电子计数器。
综观国内研制生产的数字式频率计,虽然在采用大规模集成电路和专用集成电路、改进设计、强化多功能和小型化等方面取得很大进展,但其技术性能与国外同类先进产品相比,仍有差距。
（二）数字频率合成技术
频率合成理论于20世纪30年代提出，利用单个或多个晶振作为基准信号源，通过分频器、倍频、混频等方法，产生大量的离散频率信号。
频率合成的方法很多，大致可分为直接合成法和间接合成法两种。
直接合成法式通过倍频器、分频器、混频器对频率进行加、减、乘、除运算，得到各种所需频率。
直接合成法的优点是频率转换时间短，并能产生任意小的频率增量。
但它也存在一些不可克服的缺点，用这次方法合成的频率范围将受到限制。
更重要的是由于大量的倍频，混频等电路，就要有不少滤波电路，使合成器的设备十分复杂，而且输出端的谐波、噪声及寄生频率难以抑制。
而间接合成法就是利用锁相环路的窄带跟踪特性来得到不同的频率。
50年代，随着数字集成电路以及微电子技术的发展，出现了数字式频率合成器和直接数字频率合成器[14]。
二数字锁相法
对锁相环的讨论与很多其他领域的分析相关，包括对闭环控制理论的理解。
可以使用控制理论中的负反馈概念，对于闭环系统的性能进行调整。
响应时间、瞬态性能、带宽、阻尼比率和相位裕度等指标可以用于描述锁相环的工作。
在绝大多数的锁相环中，至少有两个元件是高频元件：
压控振荡器（VCO）和鉴相器（PD），还有可能有一些其他高频元件，如放大器、混频器及其他振荡器等。
在锁相环中倍频可能会需要数字集成电路。
这些集成电路需要数字控制来设置所需的频率。
现在有很多集成电路可以在单芯片内集成多个锁相环功能块。
绝大部分是接口控制是数字的。
在锁相环中，模拟电路设计可能是最具有挑战的是设计工作。
很多滤波器电路都采用运算放大器。
环路滤波器要用反相电路。
积分电路等用于控制锁相环运行。
电阻电容电路用于提供相移以确保环路的稳定性。
（一）单环数字式频率合成器
目前，应用最常用的频率合成法之一是数字锁相法，采用单环数字式频率合成器和多环数字式频率合成器。
如图2-1所示为最基本的单环数字式频率合成器。
它采用了：
〈1〉可变程序分频器N
〈2〉晶体振荡器经R分频得到基准信号fr
〈3〉VCO输出f0经N分频得到fv.
晶体振荡器
（图2-1）
如图所示，高稳定度的参考振荡源信号经R次分频后，得到频率为fr的参考脉冲信号。
同时压控振荡器的输出经N次分频后得到频率为fv的脉冲信号，两个脉冲信号在鉴相器进行相位比较。
当环路处于锁定状态时，则有输出信号：
f0=Nfv=Nfr。
显然，只要改变分频比N，即可实现输出不同频率的f0的目的，从而实现了由fr合成f0的目的。
（二）多环数字式频率合成器
在不降低参考频率的情况下，提高频率分辨率的一个方法就是采用多环频率合成的方法，常见的有双环和三环的频率合成器。
如图2-2所示就是一个三环锁相频率合成器：
（图2-2）
如图2-2所示，它由三个锁相环路和一个混频电路构成，设环路A输出频率为f0
经过一个M倍的固定分频器后得到fA
FA=f0÷M=（NA/M）fI
频率分辨率为△fA=（1/M）fi
显然环锁相频率合成器与单环数字式频率合成器相比就可以频率分辨率提高M倍。
三直接数字频率合成法
直接数字频率合成技术具有频率分辨率高、频率转换时间短、输出频率相对带宽较宽、频率捷变时相位连续以及任意波形输出能力等突出优点。
此外，DDS各部件几乎均属于数字信号处理部件，功耗低，体积、重量小，易于实现集成化。
DDS技术的诸多优点使得它自产生以来即成为数字信号处理领域的一个重要分支，成为当今频率合成的生力军，并广泛地应用于雷达、通信、航天以及军事等领域。
在数字调制方面，它可以用来实现FSK、QPS、8PSK等调制。
在雷达频率源方面，它可以实现多点、窄步长、高相噪的频率源以及线性调频频率源。
在扩频通信方面，可实现CDMA/FH工作方式以及任意规律的调频模式[4]。
（一）DDS的结构
直接数字频率合成法又称为计算频率合成法〔10〕。
直接数字频率合成器简称DDS〔11〕.
DDS是一种把一系列数字量形式的信号通过数模转换器转换成模拟量形式的信号的频率合成技术。
这种技术的实现依赖于高速数字电路的产生，目前，其工作速度主要受D/A变换器的限制。
利用正弦信号的相位与时间呈线性关系的特性，通过查表的方式得到信号的瞬时幅值，从而实现频率的合成。
如图3-1所示为DDS的基本结构框图：
图（3-1）
工作过程为：
（1）每来一个时钟脉冲Fc,N位加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的输入端。
一方面累加寄存器将在上一时钟周期作用后所产生的新的相位数据反镇到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据相加；
另一方面输出从位作为取样地址值送入幅度/相位转换电路。
（2）改变寻址的步长来改变输出信号的频率；
（步长即为对数字波形查表的相位增量，友累加器对相位增量进行累加，累加器的值作为查表地址；
（3）幅度/相位转换电路根据这个地址输出相应的波形数据。
（4）最后经D/A转换器和低通滤波器将波形数据转换成所需要的模拟波形。
相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器加满量时就会产生一次溢出，这样就完成了一个周期。
（二）DDS的工作原理
直接数字式频率合成器的思路是：
根据取样定理，从连续信号的相位出发，对一个正弦信号取样、量化、编码，形成一个正弦函数表，储存在只读存储器中，合成时通过改变相位累加器的频率控制字，改变相位增量，相位增量的不同导致一个周期的取样点不同，从而使输出频率不同〔15〕。
图3-2所示为直接数字式频率合成的基本原理框图：
图3-2
简单工作原理：
设时钟频率为fc,输出频率为f0,频率建立字FSW用相位增量△∮f表示。
若累加器的宽度为N位，查询表ROM的输出位数为M，则2N就相当于2∏rad，即最小的相位增量，△∮f对应的相位为△∮×（2∏/2N）rad完成一个周期的正弦波输出需要的参考时钟周期为：
所以一个参考时钟周期Tc内输出频率的周期为：
Tc=（2N/△∮f）Tc或fc=（△∮f/2N）fc
输出频率与查询表ROM的输出位数M无关。
在一定的时钟频率fc下，相位增量△∮f决定了合成信号的频率，故△∮f被称为频率控制字，习惯上用K表示。
因此合成信号的频率为：
F0=（K/2N）f0
当时钟频率固定时，改变频率控制字K，可以改变合成信号的频率f0.当K=1时，输出频率最低，即
Fonm=△f0=（1/2N）fc
式中△f0为DDS的频率分辨率。
四频率合成器的性能分析及特点
（一）直接频率合成器的性能分析及特点
DDS的性能指标主要有：
1频率稳定度，等同于其时钟信号的稳定度。
2频率的值的精度，决定于DDS的相位分辨率。
即由DDS的相位累加器的字宽和ROM函数表决定。
3失真与杂波：
可用输出频率的正弦波能量与其他各种频率成分的比值来描述。
失真与杂波的成分可分为以下几个部分：
（1）采样信号的镜像频率分量。
DDS信号是由正弦波的离散采样值的数字量经D/A转换为阶梯形的模拟波形的，当时钟频率为，输出正弦波的频率时，存在着以采样频率为折叠频率的一系列镜像频率分量。
（2）D/A转换器的各种非线性误差形成的杂散频率分量，其中包括谐波频率分量，它们在N频率处。
这些杂波分量的幅度较小。
（3）其他杂散分量，包括时钟泄漏，时钟相位噪声的影响等。
D/A后面的低通滤波器可以滤去镜像频率分量和谐波分量，可以滤去带外的高频杂散分量，但是，无法滤去落在低通带内的杂散分量。
DDS的杂散特性：
DDS的数字化处理技术体现了频率分辨率高、输出相位连续、频率转换时间短、便于集成可编程等优越性能，但同时DDS的全数字结构也带来了不利因素，丰富的杂散随着主频率一起输出，使得降低杂散设计成为一个系统必须考虑的问题。
DDS的杂散噪声来源主要有：
相位截断误差：
为了取得精细的频率分辨率，DDS的相位累加器的位数都取得非常大N=32,48,60等，若将累加器输出的A位全部用来对ROM寻址，取N=32，则ROM至少要求4G的存储量。
这是不可能实现的，即使可以实现，其体积、功耗、速度和成本都是让人不可接受的，所以只能将相位值高P位用来寻址，而剩下的低B=N-n位就舍弃了。
这样就产生了相位截断误差，表现在输出频谱上就是杂散分量。
ROM幅度量化误差：
就是ROM存储能力有限引起的舍位误差，也可以认为是由DAC分辨率有限引起的误差。
幅度量化误差在DDS输出谱上表现为背景噪声，其幅度远小于由相位截断和DAC非线性引起的杂散信号幅度，所以对ROM舍位的频谱分析又称为DDS的背景杂散分析。
开关暂态引起的误差：
开关暂态是DAC结构中开关特性的非对称性引起的。
由DAC非线性转换产生的误差以及时钟误差。
DDS的噪音特性：
DDS的相位噪声主要由参考时钟的相位噪声、DDS外围电路的噪声、电源噪声以及DDS芯片内部集成引起的噪声组成。
DDS可以认为是一个可变的程序小数分频器，分频比为2N/k，其中N为相位累加器的输出位数，K为频率控制字的十进制表示。
设参考源的相位噪声为LC（ƒm）@1KHz，那么DDS输出信号的相位噪声LO（ƒm）@1KHz在理论上会改善20lg（2N/k）dB，即满足:
LO（ƒm）=LC（ƒm）-20lg（2N/k）dB（4-3-1）
但是，DDS的实际输出相位噪声远远达不到这个指标，这是因为当参考源的相位噪声足够低时，DDS的相位噪声主要取决于DDS内部的集成工艺水平，还受其外围电路的噪声及电源噪声的影响。
所以在DDS实际电路设计时，除选择性能优良的DDS芯片以外，还要仔细考虑印制板的布线，电源应采用多级去耦，尽量避免电源和数字开关的噪声与模拟信号产生耦合，以便得到低相位噪声的信号输出。
影响DDS主要技术性能的因素：
由于DDS的工作原理是基于数字取样及数模恢复的处理，所以上述主要性能受到其工作原理的限制：
其一，根据取样定理，输出信号基波的最高频率将低于参考时钟的一半，故若要提高输出频率将受到器件（如DAC、ROM）的速度限制.目前输出频率达到450MHz的DDS系统已研制成功.随着电子器件工作速度的提高，DDS的输出频率上限也将可以提高.
其二，DDS输出的模拟信号中杂散寄生分量大，其中输出高频尤甚，它无法达到PLL频率合成的频谱纯度.
其三，DDS的功耗与其时钟频率成正比，故在供电受到限制的场合且又要求有较高的频率输出，DDS就有局限性.
由3-2图可知DDS的主要特点有：
1DDS具有极宽的工作频率范围。
DDS输出频率的下限对应于频率控制字K=1，因而其最低频率为
foinm=（1/2N）fc
式中，N为累加器的宽度或字长，当N很大时，最低输出频率可达HZ甚至mHZ数量级。
最高频率受限于时钟频率和抽样定理，即每周期至少取样两次才能够重建波形，因此最大的合成频率为
Fomn=（1/2）fc
实际应用中，一般取fomax=fc×40%
2DDS具有极高的频率分辨率，DDS的频率分辨率就是它的最低频率，即
△f0=（1/2N）fc
在时钟频率fc确定后，频率分辨率由相位累加器的字长N决定，只要N足够大，就可以获得足够高的频率分辨率，是传统频率合成器所不及的。
3DDS具有极短的频率转换时间。
由于DDS是开环系统，无反馈环节，所以DDS的频率转换时间可以近似认为是即时的，高速DDS系统的频率转换时间可达到纳秒量级。
4任意波形输出能力。
DDS可以合成任意波形。
合成的主要方法就是找出相应波形幅度和相位的关系，最简单的方法是改变ROM查询表中的数据，很多DDS合成器可以输出正弦波、方波、三角波等任意波形。
（二）锁相频率合成器的性能分析及特点
锁相频率合成是应用锁相环路的频率合成方法，从一个高稳定度和高准确度的基准频率合成大量的离散频率，基准频率产生器提供一个或几个参考频率，锁相环路利用其良好的窄带跟踪特性，使压控振荡器的输出频率准确地稳定在参考频率或某次谐波上。
PLL作为频率合成的一种手段，始终是高性能频率合成器设计的首选。
PLL频率合成器的关键指标主要有相位噪声、杂散抑制和换频时间等。
由于换频时间不具普遍性，仅在频率捷变系统中有严格的要求，因此在此不对它作详细的分析。
杂散抑制是锁相环合成器的几个关键指标之一。
在实际设计中，杂散的输出种类比较多，产生的原因也个不一样，但是它们中的大多数并不常见。
杂散概念
杂散是指和输出信号没有谐波关系的一些无用谱。
在频谱上可能表现为若干对称边带，也可能表现为信号频率谱线旁存在的非谐波关系的离散单根谱线。
这些谱线的幅度一般都高于噪声。
通常用与载波频率成非谐波关系的离散频谱功率与载波功率之比来表征PLL杂散性能，也就是常数的杂散一直指标，以dBc表示。
杂散分析及工程解决方法
杂散其实也属于噪声的范畴，其传输特性与相位噪声的传输特性基本一致。
从PLL的传输特性分析，任何一个环节都可能成为引入杂散的途径，这也使得因引入杂散的途径和起因的不一样导致杂散种类众多，对杂散的分析也更为复杂。
因此，要结合工程实际，对不同类型的杂散进行具体分析，并提出合理的改善手段。
相位噪声：
频率合成器的相位噪声主要有以下三种：
1作用在参考分频器输入端的晶体振荡器的等效相位噪声。
2作用在鉴相器输入端的等效相位噪声，其中包括鉴相器、可变分频器和参考分频器的触发噪声，以及环路滤波器的各种有源、无源器件的等效噪声。
此类噪声在环路通带内具有白色频谱特性。
3作用在压控振荡器输出端的等效相位噪声，以及压控振荡器的内部噪声是主要噪声源。
一般情况下可以对频率合成器各部件所造成的相位噪声影响进行比较好的理论分析，从而可以估测频率合成器输出的相位噪声性能。
通常参考信号在锁相环路内的相位噪声倍乘上一个闭环低通的传输函数，这个传输函数对环路宽带外的噪声进行衰减。
锁相频率合成器的特征主要有：
（1）环路锁定后，没有频率误差。
当锁相环路锁定时，压控振荡器的输出频率严格等于输入信号频率，只有不大的剩余相位误差。
（2）频率跟踪特性。
锁相环路锁定时，压控振荡器的输出频率能在一定范围内跟踪输入信号频率的变换。
（3）窄带滤波特性。
锁相环路通过环路滤波器的作用后具有窄带滤波特性。
当压控振荡器输出信号的频率锁定在输入信号频率上时，位于信号频率附近的频率分量通过鉴相器变成低频信号而平移到零频率附近，这样，环路滤波器的低通作用对信号输入而言，就相当于一个高频带通滤波器，只要把环路滤波器的通带做得比较窄，整个环路就具有很窄的带通特性。
五DDS+PLL混合频率合成器
频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术三种基本频率合成方法。
直接频率合成技术原理简单，易于实现，频率转换时间短，但是频率范围受限，且输出频谱质量差。
锁相频率合成技术（PLL）具有输出频带宽、工作频率高、频谱质量好的优点，但是频率分辨率和频率转换速度却很低。
直接式数字频率合成技术（DDS）的频率分辨率高、频率转换时间快、频率稳定度高、相位噪声低，但目前尚不能做到宽带，频谱纯度也不如PLL。
低相位噪声、高纯频谱、高速捷变和高输出频段的频率合成器已成为频率合成发展的主要趋势，传统的单一合成方式很难兼顾上述各项性能指标，达到现代通信系统对频率合成器的要求。
因此现逐步采用DDS+PLL混合频率合成方法。
系统原理框图如图5所示。
（图5）
fi是参考信号，一般由高稳定度的晶体振荡器产生，用于保证DDS各个部件的同步工作。
fDDS取代原有的晶振作为锁相环（PLL）的激励源，其输出fDDS频率取决于频率控制字K。
频率合成器的输出由VCO提供，PLL芯片中电荷泵的输出由低通滤波器（LPF2）产生，用于控制VCO的输出频率。
DDS中K和PLL的分频比可以通过单片机中的控制程序加以改变，从而实现频率合成。
VCO输出信号频率与DDS输出信号频率之间的关系为：
fout=N（fDDS/R）
而DDS的输出频率又频率控制字K控制
fDDS=（Kfi）/2M
频率合成器的输出频率及频率分辨率可表示为：
Fout=N（fDDS/R）=（NK/R2M）fi
=K△fmin
式中：
fi为DDS的时钟频率；K为DDS的频率控制字；M为DDS相位累加器字长；fref／2M为DDS的频率分辨率；△fmin为频率合成器输出信号的频率分辨率。
由此可见，以DDS为激励源，只要相位累加器的字长取得足够大，频率合成器就能得到较高的频率分辨率。
六几种频率合成器的对比分析
单环锁相频率合成器中锁相环路是一个负反馈相位控制系统。
其电路调试较容易。
但是单环锁相频率合成器的相位噪声和频率分辨率是一对矛盾的指标。
多环锁相频率合成器具有输出频带宽、工作频率高、频谱质量好的优点，但是频率分辨率和频率转换速度却很低。
DDS具有超宽的相对宽带，超高的捷变速率，超细的分辨率以及相位的连续性，可编程全数字化，以及可方便实现各种调制等优越性能。
但存在杂散大的缺点，限于数字电路的工作速度,DDS的频率上限目前还只能达到数百兆,限制了在某些领域的应用。
实际上，由于两种方式各有优劣，完全可以利用优势互补，所以产生了混合式频率合成技术（HybirdFrequencySynthesizer）。
其中DDS与PLL频率合成混合应用最为广泛，基于原理就是利用PLL频率合成技术具有高频率、宽带、频谱质量好的优点，但是其频率转换速度低。
而DDS技术则具有高速频率跳变能力（可以达到纳秒级）、高度的频率和相位分辨率，但目前尚不能做到宽带，频谱纯度也不如PLL。
在设计电路时经常要在带宽、频率精度、频率转换时间、相位噪声等要求中折衷考虑。
因此，出现了多种将两种技术结合起来构成DDS与PLL混合技术实现频率合成的方案，DDS+PLL频率合成就是以DDS作为PLL的参考源驱动PLL的一类混合型频率合成技术。
DDS有输出步长小而又有较高相噪的优点，但同时又有杂散较多的缺点。
而PLL在输出步长小时，相位噪声差，但它对杂散的抑制性能良好。
所以DDS与PLL两种频率合成技术结合起来，取长补短，相得益彰，是一种非常合理的频率合成解决方案。
因此DDS+PLL频率合成已经成为目前使用最为广泛的频率合成技术之一。
DDS+PLL混合频率合成器则利用DDS直接激励PLL的频率合成技术，与单纯的PLL技术相比，作为参考源的DDS具有很高的频率分辨率，可以在不改变PLL分频比的情况下，提高PLL的频率分辨率，而且采用DDS激励PLL设计方法的电路结构简单，所用硬件少，通过合理设计环路滤波器可以较好地改善因PLL倍频作用而恶化的相位噪声。
因此DDS+PLL频率合成已经成为目前使用最为广泛的频率合成技术之一。
七频率合成器的运用
频率合成技术是对一个或多个高稳定度、高精确度的标准频率进行变换（加、减、乘、除），以产生大量高稳定度、高精确度的离散频率的技术。
高稳定度、高精确度频率一般由晶体振荡器（或称为主晶振）获得。
频率合成技术自20世纪30年代提出以来，在70多年里已取得了飞速的发展。
最早的频率合成是非相关频率合成。
即用几个不同频率的多晶体振荡器参考源，通过混频电路得到多个稳定准确的频率，而后利用开关选择所需的频率。
非相关频率合成输出频率的准确性和稳定性取决于作为参考源的晶体振荡器的准确性和稳定性。
因为非相关频率合成需要使用多个晶体振荡器作为参考源，设备笨重，一致性难于做到，成本高，不能满足各种不同频率的需要，因而逐步被后面发展起来的频率合成技术替代。
频率合成技术逐渐发展为目前的四种技术：
直接频率合成技术、间接频率合成技术、直接数字频率合成技术和混合式频率合成技术[3]。
频率合成器则是现代电子系统的重要组成部分,在通信、雷达、电子对抗、导航、广播电视、遥测遥控、仪器仪表等许多领域中被广泛应用。
例如,在雷达设备中,他为发射机的调制器提供载频信号,也为接收机的混频器提供本振信号；在测试仪器中,他可单独作为标准信号源。
随着电子技术的不断发展,各类电子系统对频率合成器的要求越来越高,对相位噪声、频率转换时间、频率分辨力、相对工作带宽、体积及功耗等多种指标提出了更高的要求。
所以在研制频率合成源时,应根据具体应用和要求选择适当的方案,以满足系统设计指标要求。
直接频率合成（DDS）技术因有突出的特点，如输出波形灵活且相位连续（这是其最大优势）、频率稳定度高、输出频率分辨率高、频率转换速度快、输出相位噪声低、集成度高、功耗低、体积小等，使其在频率合成源技术中被广泛应用，但DDS合成频率比较低且输出频谱杂散较大，又限制了其应用。
PLL则具有频带宽、工作频率高、频谱质量好等优点，但其不足之处为频率分辨率、频率建立时间等方面远不如DDS。
如果把两者结合起来,取长补短,可以获得更高的频率分辨率,更快的信号建立时间,低相噪和宽输出频率范围等性能[16]。
下面是一个应用电路图7-1、7-2所示:
图7-1
图7-2
可以用于：
1任意波形发生器；
2数字通讯、数字调制；
3测量与测试设备
4雷达信号模拟器
5可编程线形调频信号源
DDS频率合成器与PLL频率合成器的结合，可以发挥各自的优点，取得很好的效果。
（八）频率合成器的发展趋势：
频率合成器的发展趋势：
第一是系列化、模块化、小型化、集成化。
电子系统门类繁多、体制各异，工作频率从P波段直至毫米波段，因此要求频率合成器系列化、模块化。
现代通信领域的激励源、本振源和雷达频率合成器除了满足高性能外，还要求小型化，为达到这一目的，各器件厂家开始进行集成化的研究，并已生产出同时集成DDS和PLL的芯片（如美国AnalogDevice公司生产的AD9956芯片），这对DDS与PLL的混合应用电路来说，很容易实现小型化。
将PU0与VCO集成一体的芯片也比比皆是（如ADI公司的ADF4360系列芯片，美国国家半导体公司的芯片LMX2512、LMX2525、LMX2542等）。
另外，还有将PFD、LF和VCO集成在一起的芯片，这几乎相当于将锁相环路所有的部件都集成在一起了[6]。
第二是高频谱纯度、宽频带。
无线寻呼系统发射信号要求邻道噪声-70d
升级会员 