计算机组成原理复习题.docx

计算机组成原理复习题.docx

《计算机组成原理复习题.docx》由会员分享，可在线阅读，更多相关《计算机组成原理复习题.docx（12页珍藏版）》请在冰豆网上搜索。

计算机组成原理复习题

计算机组成原理复习题

一．选择题

1、不属于冯·诺依曼机工作的基本方式的特点是______。

A.程序和数据存放在储存器中，按地址访问

B.程序和数据二进制形式表示

C.计算机系统分为运算器、控制器、存储器、输入/输出设备

D.堆栈操作

2、定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围_______。

A.-215~+（215-1）B.-（215–1）~+（215–1）

C.-（215+1）~+215D.-215~+215

3、在机器数______中，零的表示形式是唯一的。

A．原码B.补码C.反码D.无正确答案

4、多功能算术逻辑运算单元SN74181可以完成______。

A.16种算术运算功能B.16种逻辑运算功能

C.16种算术运算功能和16种逻辑运算功能

D.4位乘法运算和除法运算功能

5、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为_______。

A．64，16B.16，64C.64，8D.16，16

6、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是______。

A.64KB.32KC.64KBD.32KB

7、主存贮器和CPU之间增加cache的目的是_______。

A．解决CPU和主存之间的速度匹配问题

B．扩大主存贮器容量

C．扩大CPU中通用寄存器的数量

D．既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

8、变址寻址方式中，操作数的有效地址等于______。

A．基值寄存器内容加上形式地址（位移量）

B.堆栈指示器内容加上形式地址（位移量）

C.变址寄存器内容加上形式地址（位移量）

D.程序记数器内容加上形式地址（位移量）

9、某字符显示器一帧可显示40列×25行，每字符包含16个点阵字节，可显示的字符共256个，则该显示器中字符发生器的容量是_______

A.4096BB.1000BC.1024BD.6400B

10、控制器对指令的控制方式有_______

A、串行、并行、串并结合B、同步、异步、联合

C、程序查询、中断、DMAD、断定方式、增量方式

11、计算机系统中的存贮器系统是指______。

A.RAM存贮器B.ROM存贮器

C.主存贮器D.cache、主存贮器和外存贮器

12、某机字长32位，其中1位符号位，31位表示尾数。

若用定点小数表示，则最大正小数为_______。

A.+（1–2-32）B.+（1–2-31）

C.2-32D.2-31

13、存储单元是指______。

A．存放一个二进制信息位的存贮元B.存放一个机器字的所有存贮元集合C.存放一个字节的所有存贮元集合D.存放两个字节的所有存贮元集合

14、多功能算术逻辑运算单元SN74181可以完成______。

A.16种算术运算功能B.16种逻辑运算功能C.16种算术运算功能和16种逻辑运算功能

D.4位乘法运算和除法运算功能

15、相联存贮器是按_______进行寻址的存贮器。

A．地址方式B.堆栈方式

C.内容指定方式D.地址方式与堆栈方式

16、以下叙述中正确描述的句子是______。

A．同一个CPU周期中，可以并行执行的微操作叫相容性微操作

B．同一个CPU周期中，不可以并行执行的微操作叫相容性微操作

C．同一个CPU周期中，可以并行执行的微操作叫相斥性微操作

D．同一个CPU周期中，不可以并行执行的微操作叫微操作

17、计算机使用总线结构的主要优点是便于实现积木化，同时_______。

A．减少了信息传输量B.提高了信息传输的速度

C．减少了信息传输线的条数D.加重了CPU的工作量

18、变址寻址方式中，操作数的有效地址等于______。

A．基值寄存器内容加上形式地址（位移量）

B.堆栈指示器内容加上形式地址（位移量）

C.变址寄存器内容加上形式地址（位移量）

D.程序记数器内容加上形式地址（位移量）

19、带有处理器的设备一般称为_______设备

A.智能化B.交互式C.远程通信D.过程控制

20、计算机系统中各部件内部传送信息的总线称为_____

A.内部总线B.系统总线C.外部总线D.机间总线

21．CPU响应中断的时间是______。

A．中断源提出请求；

B．取指周期结束；

C．执行周期结束；

D．间址周期结束。

22．下列说法中______是正确的。

A．加法指令的执行周期一定要访存；

B．加法指令的执行周期一定不访存；

C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；

D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。

23．垂直型微指令的特点是______。

A．微指令格式垂直表示；

B．控制信号经过编码产生；

C．采用微操作码；

D．采用微指令码。

24．基址寻址方式中，操作数的有效地址是______。

A．基址寄存器内容加上形式地址（位移量）；

B．程序计数器内容加上形式地址；

C．变址寄存器内容加上形式地址；

D．寄存器内容加上形式地址。

25．常用的虚拟存储器寻址系统由______两级存储器组成。

A．主存－辅存；

B．Cache－主存；

C．Cache－辅存；

D．主存—硬盘。

26．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作______。

A．停止CPU访问主存；

B．周期挪用；

C．DMA与CPU交替访问；

D．DMA。

27．在运算器中不包含______。

A．状态寄存器；

B．数据总线；

C．ALU；

D．地址寄存器。

28．计算机操作的最小单位时间是______。

A．时钟周期；

B．指令周期；

C．CPU周期；

D．中断周期。

29．用以指定待执行指令所在地址的是______。

A．指令寄存器；

B．数据计数器；

C．程序计数器；

D．累加器。

30．下列描述中______是正确的。

A．控制器能理解、解释并执行所有的指令及存储结果；

B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；

C．所有的数据运算都在CPU的控制器中完成；

D．以上答案都正确。

31．总线通信中的同步控制是______。

A．只适合于CPU控制的方式；

B．由统一时序控制的方式；

C．只适合于外围设备控制的方式；

D．只适合于主存。

32．一个16K×32位的存储器，其地址线和数据线的总和是______。

A．48；

B．46；

C．36；

D．32。

33．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是______。

（存储器5）

A．512K；

B．1M；

C．512KB；

D．1MB。

34．以下______是错误的。

（输入输出4）

A．中断服务程序可以是操作系统模块；

B．中断向量就是中断服务程序的入口地址；

C．中断向量法可以提高识别中断源的速度；

D．软件查询法和硬件法都能找到中断服务程序的入口地址。

35．浮点数的表示范围和精度取决于______。

A．阶码的位数和尾数的机器数形式；

B．阶码的机器数形式和尾数的位数；

C．阶码的位数和尾数的位数；

D．阶码的机器数形式和尾数的机器数形式。

36．响应中断请求的条件是______。

A．外设提出中断；

B．外设工作完成和系统允许时；

C．外设工作完成和中断标记触发器为“1”时；

D．CPU提出中断。

37．以下叙述中______是错误的。

A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；

B．所有指令的取指令操作都是相同的；

C．在指令长度相同的情况下，所有指令的取指操作都是相同的；

D．一条指令包含取指、分析、执行三个阶段。

38．下列叙述中______是错误的。

A．采用微程序控制器的处理器称为微处理器；

B．在微指令编码中，编码效率最低的是直接编码方式；

C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；

D．CMAR是控制器中存储地址寄存器。

39．中断向量可提供______。

A．被选中设备的地址；

B．传送数据的起始地址；

C．中断服务程序入口地址；

D．主程序的断点地址。

40．在中断周期中，将允许中断触发器置“0”的操作由______完成。

A．硬件；

B．关中断指令；

C．开中断指令；

D．软件。

二．填空题

1、计算机硬件由___________、___________、___________、___________、___________等五大部分组成。

2、指令格式可分为___________和___________两个部分。

3、外部设备和主机之间信息交换的方式主要有___________、___________、___________和通道方式。

4、动态存储器的刷新方式有___________和___________。

5、Cache与主存之间的地址映像方式有___________、___________和__________。

6、一条微指令通常由___________和___________两部分信息组成。

7、垂直于磁道方向上单位长度中的磁道数称为___________，而磁道方向上单位长度上能记录的二进制代码位数称为___________，它们统称为磁盘存储器的___________。

8、存储___________并按___________顺序执行，这是__________型计算机的工作原理。

9、移码表示法主要用于表示___________数的阶码E，以利于比较两个___________的大小和__________操作。

10、闪速存储器能提供高性能、低功耗、高可靠性及___________能力，为现有的___________体系结构带来巨大变化，因此作为__________用于便携式电脑中。

11、微程序设计技术是利用___________方法设计___________的一门技术。

具有规整性、可维护性、__________等一系列优点。

12、衡量总线性能的重要指标是___________，它定义为总线本身所能达到的最高___________。

PCI总线的带宽可达__________。

13、随机存储器可分为___________和___________两大类，只读存储器可分为___________、___________和___________等。

14、对存储器的要求是。

为了解决这方面的矛盾，计算机采用多级存储体系结构。

15、存储______并按______顺序执行，这是______型计算机的工作原理。

16、一般来讲，取指周期中从内存读出的信息流是________；在执行周期中从内存读出的信息流是_______。

17、若存储器中的内容是操作数的地址，则使用的寻址方式是。

18、单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个常采用＿＿寻址方式。

19、X=一0.5625，[一X]补=。

20、在微指令的字段编码中，操作控制字段的分段并非是任意的，必须遵循的分段原则，其中包括：

（1）把＿＿性的微命令分在同一段内，

（2）一般每个小段还要留出一个状态，表示＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿，

21、DMA控制器与CPU分时使用内存通常采用以下三种方法：

（1）＿＿＿＿＿＿＿；

（2）＿＿＿＿＿＿；（3）DMA与CPU交替访问。

22、一个直接映象的Cache，有64个块，主存共有4096个块，每个块64个字，因而在主存地址中，应有标记字段＿＿位，Cache的容量为字。

三．简答题：

1、某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。

操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。

（1）画出一地址指令格式并指出各字段的作用；

（2）该指令直接寻址的最大范围（十进制表示）；

（3）一次间址的寻址范围（十进制表示）；

（4）相对寻址的位移量（十进制表示）。

2、主存容量16MB，Cache容量8KB，块大小32B，CPU字长为4B、访问的主存地址为字地址。

4路组相联映像方式时。

（1）设Cache初态为空，CPU需从主存0#字单元起依次读出100个字（每次1个字），CPU访问Cache的命中率是多少？

（2）对上一小题，若Cache速度是主存的5倍，相对于无Cache时，CPU访存速度提高多少倍？

3、设某机有5级中断：

L0,L1,L2,L3,L4，其中断响应优先次序为：

L0最高，L1次之，L4最低。

现在要求将中断处理次序改为L1>L3>L0>L4>L2,请填写下表，设置各级中断处理程序的各中断屏蔽值（每级对应一位，该位为“0”表示允许中断，该位为“1”表示中断屏蔽）。

（5分）

中断处理程序

中断处理级屏蔽位

L0级

L1级

L2级

L3级

L4级

L0中断处理程序

L1中断处理程序

L2中断处理程序

L3中断处理程序

L4中断处理程序

4、已知某机采用微程序控制方式，其控制存储器容量为512×48（位），微程序在整个控制存储器中实现转移，可控制的条件共4个，微指令采用水平型直接控制方式，后继微指令地址采用断定方式，如图所示：

←控制字段→←——————地址字段————————→

指令中的三个字段分别应多少位？

（5分）

5、简述DMA数据传递的过程。

6．CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。

已知cache存取周期tc为40ns，主存存取周期tm为160ns。

设CPU访问的所有信息都从cache中得到。

求：

1．Cache命中率H。

2．平均访问时间ta。

3．Cache/主存系统的访问效率e=tc/ta。

7．对于二进制数10001111111011111100000000000000

•表示一个补码整数，其十进制值是多少？

•表示一个无符号整数，其十进制值是多少？

•表示一个IEEE754标准的单精度浮点数，其十进制值是多少？

8．已知某8位机的主存采用半导体存储器，地址码为18位，采用4K×4位的SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问：

•若每个模块条为32K×8位，共需几个模块条？

•每个模块条内有多少片RAM芯片?

•主存共需多少RAM芯片？

CPU需使用几根地址线来选择各模块？

使用何种译码器？

四．计算题（略）（5分）

五．存储器系统设计题（略）（15分）