应用电子毕业设计通话时长控制电路.docx

资源描述

应用电子毕业设计通话时长控制电路.docx

《应用电子毕业设计通话时长控制电路.docx》由会员分享，可在线阅读，更多相关《应用电子毕业设计通话时长控制电路.docx（26页珍藏版）》请在冰豆网上搜索。

应用电子毕业设计通话时长控制电路.docx

应用电子毕业设计通话时长控制电路

摘要

投币电话作为一种公共通信工具，曾给人们带来日常生活和工作带来了极大的便利。

投币电话控制器的设计思路与自动化售货机和投币游戏机的控制思路，原理上基本一样，其核心部分就是时长的控制，因此，了解整个通话时长电路的设计方法对于使用和维护这类设备，有着触类旁通的现实意义。

本文给出了通话时长控制电路的设计方案。

投币电话的工作情况一般是拿起话筒后，给予一段通话时间，在最终通话结束前会给予倒数计时的报警。

本文给出了整个通话时长控制电路的设计方案。

其中系统电路设计中所使用的芯片主要是CMOS系列，通过对各种数据参数的整理，最终选用CD4017为电路的核心芯片，通过它来控制通话时长。

通过运用数字电子技术，集成芯片设计等的相关知识，对所需的各类芯片如CD4518、CD4510、CD4511等做出研究比较、仿真和调试后，选用为电路的各子系统电路。

最后通过EWB软件来实现电路的可行性方案，并通过EWB软件的中虚拟仪器来进行仿真测试，实验结果证明了该控制电路的设计和功能能够满足任务要求。

关键词：

计时，报警，EWB仿真。

通话时长控制电路EDA辅助设计

施华忠164205223

0引言

随着社会的飞速发展，通信的方式也变的更多元化，自从1876年，AlexanderGrahamBell（贝尔）发明电话以来，世界各国的电话发展非常迅速，从门廊对讲机、11数字拨号桌式电话、磁力发电机式电话到F-79按钮拨号式计费电话，整个发展技术已经是有了很大的飞跃。

进十年来，中国的投币电话业务也呈现出举世瞩目的快速增长，在各主要街口都设有一个个的投币电话厅，为我们的生活带来了极大的方便。

而由于手机的普及率增高，其中投币电话已悄然远离我们的视线，但是投币电话的设计原理却在我们生活中常有所使用到。

其中对于时长的控制更是在各类电子设备中常见到，如自动洗衣机、充电器、交通灯等电子产品中。

所以，如何正确并熟练应用此类设计对于这些设备的维护和改进有一定的现实意义。

EDA（ElectronicDesignAutomation，电子设计自动化）技术基于计算机辅助设计，它融合了应用电子技术、计算机技术、信息处理技术、智能化技术的最新成果，以实现电子产品的自动设计。

EDA是现代电子设计技术的核心，在现代集成电路设计中占据重要地位。

EDA是电子设计领域的一场革命，它源于计算机辅助设计（CAD，ComputerAidedDesign）、计算机辅助制造（CAM，ComputerAidedMade）、计算机辅助测试（CAT，ComputerAidedTest）和计算机辅助工程（CAE，ComputerAidedEngineering）。

利用EDA工具，电子设计师从概念、算法、协议开始设计电子系统，从电路设计、性能分析直到IC版图或PCB版图生成的全过程均可在计算机上自动完成。

EDA代表了当今电子设计技术的最新发展方向，其基本特征是设计人员以计算机为工具，按照自顶向下的设计方法，对整个系统进行方案设计和功能划分，由硬件描述语言完成系统行为级设计，利用先进的开发工具自动完成逻辑编译、化简、分割、综合、优化、布局布线、仿真以及特定目标芯片的适配编译和编程下载，这被称为数字逻辑电路的高层次设计方法。

作为现代电子系统设计的主导技术，EDA具有两个明显特征：

即并行工程设计和自顶向下设计。

其基本思想是从系统总体要求出发，分为行为描述、寄存器传输级描述、逻辑综合三个层次，将设计内容逐步细化，最后完成整体设计，这是一种全新的设计思想与设计理念。

EWB是加拿大InteractiveImageTechnologies公司推出的一个专门用于电子电路设计与仿真的软件，它是非常优秀的电子技术实验训练工具，其特点是虚拟仪器齐全、容纳各种高级分析方法、提供丰富的元器件、根据需要可以自己制作库元件。

它的操作也很方便，画电路时可直接从桌面上的器件库和仪器库选取元器件和测试仪器来创建电路，界面非常直观。

电路的设计、仿真与分析工作只需轻点鼠标即可完成，EWB是一种全新的虚拟实验环境，在这种环境下进行障碍性实验，不必担心安全问题，可以轻松的凭想象进行实验。

这样不仅提高了兴趣，还大大提高了电子设计的质量和效率，也排除了元器件损耗和仪器损坏，从而解决经费不足的问题。

可以说安装了EWB，就相当于拥有了一个功能强大、设备齐全、器件丰富的小型“电子实验室”。

1电路总体功能和要求

1.1设计任务及要求

投币电话的一般工作情况一般是拿起话筒，投入一次通话的硬币，即可接通电话，本课题要求设计的电路功能主要是通话时长控制，并在预制时间结束前做出报警提示。

具体的设计任务及要求为：

设计为通话时间3分钟，即每投入一次通话银币可通话一个计时单元（3分钟）。

在通话开始时，以绿灯提示。

通话结束前的20秒，应以红灯提醒通话者注意时间，并开始用数字显示通话时间，每通话1秒，数字自动减1。

数字显示为零之前，如不再投币，电话将自动切断，控制器停止工作，如继续投币，通话仍可继续。

1.2设计任务分析

通过对设计任务的总体要求，可以把整个电路分为几个单元电路来设计，电路可以分为秒脉冲发生器，二—十进制加法计数器，控制电路，译码显示电路，减法器，预制通话时间，整个电路共由6部分组成。

先是由秒脉冲发生器来确定一个信号传输到加法计数控制器以及减法器，通过加法器对于通话时间的计数，可以把总时间分成几部分再送出信号到控制电路，控制电路开始对所接受的信号进行时间控制，对3分钟的通话时间以及最后倒数计时进行合理的设置和分配。

最后在做出合理的分配后，在结束通话前留有报警时间的显示，再用减法计数器来对其进行计数，最后是通过译码显示器来提醒最终的通话停止时间。

其中控制电路由十进制计数/脉冲分配器加上发光二极管组成，控制电路的主要作用是时间控制。

例如，在180秒的前60秒通话时间，绿灯亮，表示一切正常；而当时间超过160秒以后，红灯亮，同时开始倒数计时。

它的主要功能是接收二—十进制加法计数器的输出信号，并把每一个信号分配输出。

译码显示电路是由锁存/七段译码/驱动器组成，它可以根据输入的信号驱动共阴极的数码管，在此，其输入是最后20秒的剩余时间，在倒数20秒时，它通过显示器对于最后20秒进行倒数显示，提醒使用者控制好时间，有足够时间做出是否继续通话的判断。

减法器为可预制的十进制同步加/减计数器由二—十进制减法计数器组成，最后的预制通话时间为通话的控制时间，具体的时间设定为3分钟。

1.3投币电话控制电路框图

图1.1控制电路框图

从给出如图1.1的电路框架得知整个电路的初步设计过程。

对于秒脉冲发生器，可以使用555定时器来产生所需要的脉冲，其中控制电路是对脉冲发生器以及加法计数器的信号控制。

所使用的芯片有CMOS系列，它对于时间的控制和信号的处理有很强的功能。

对于译码显示电路，其原理与同步置零计数器有相同之处。

2EWB软件的介绍和使用

2.1EWB软件介绍

EWB设计软件与实验室的工作台类似，只不过它的电路分析验证是借助计算机进行的。

EWB包含一个电路设计窗口、元件工具栏及测量仪器表，利用二键式鼠标在电路工作窗口中进行电路的设计和编辑、连结虚拟仪器表及进行模拟，最后可以将结果显示在仪器表上。

EWB设计软件以SPICE3F5为模型软件核心，并增强了在数字及混合信号模拟方面的功能。

近年来随着个人计算机的普及于EDA技术的发展，基于平台开发的商用电路模拟软件越来越受欢迎。

与其它仿真器相比，EWB具有很明显的优势，具体表现有：

是功能全面的仿真器，高效卓越的工具，低廉的价格，集成的、一体化的设计环境，专业的原理图输入工具，智能的连线，层次化的设计等，并能很好的与其它EDA工具的通信。

进行电路仿真时，EWB会提供14种分析工具，它们不仅帮助用户获知所设计电路的工作状态，而且可以测量电路的稳定性和灵敏度，并且提供最大的自由和灵活性。

每一种类型的分析提供所处理结果的可选项列表输出。

例如，用户可以自动地测量或将这个仿真结果作为参考存储起来，也可以剪切或粘贴图形。

另外，无论何时，在对设计电路进行修改后，EWB将自动更新结果，并且将仿真结果存入一个可以转换到另外的程序的文件中去。

EWB的集成化工具包括全面集成化原理图编辑工具、SPICE仿真和波形发生器以及分析工具。

EWB支持仿真中电路的在线修改，通过虚拟测试设备和14种分析工具分析电路。

2.2EWB基本操作方法介绍

2.2.1元器件操作

元件选用：

打开元件库栏，移动鼠标到需要的元件图形上，按下左键，将元件符号拖拽到工作区。

元件的移动：

用鼠标拖拽。

元件的旋转、反转、复制和删除：

用鼠标单击元件符号选定，用相应的菜单、工具栏，或单击右键激活弹出菜单，选定需要的动作。

元器件参数设置：

选定该元件，从右键弹出菜单中选ComponentProperties如图2.1。

可以设定元器件的标签（Label）、编号（ReferenceID）、数值（Value）和模型参数（Model）、故障（Fault）等特性。

图2.1菜单SelectaComponent

说明：

第一元器件各种特性参数的设置可通过双击元器件弹出的对话框进行；第二编号（ReferenceID）通常由系统自动分配，必要时可以修改，但必须保证编号的唯一性；第三故障（Fault）选项可供人为设置元器件的隐含故障，包括开路（Open）、短路（Short）、漏电（Leakage）、无故障（None）等设置。

2.2.2导线的操作

主要包括：

导线的连接、弯曲导线的调整、导线颜色的改变及连接点的使用。

连接：

鼠标指向一元件的端点，出现小圆点后，按下左键并拖拽导线到另一个元件的端点，出现小圆点后松开鼠标左键。

删除和改动：

选定该导线，单击鼠标右键，在弹出菜单中选delete或者用鼠标将导线的端点拖拽离开它与元件的连接点。

说明：

连接点是一个小圆点，存放在无源元件库中，一个连接点最多可以连接来自四个方向的导线，而且连接点可以赋予标识；向电路插入元器件，可直接将元器件拖曳放置在导线上，然后释放即可插入电路中。

2.2.3电路图选项的设置

Circuit/SchematicOption对话框可设置标识、编号、数值、模型参数、节点号等的显示方式及有关栅格（Grid）、显示字体（Fonts）的设置，该设置对整个电路图的显示方式有效。

其中节点号是在连接电路时，EWB自动为每个连接点分配的。

3单元电路的具体设计说明

3.1秒脉冲发生器的功能及分析

秒脉冲发生器可以用由555定时器组成的多谐震荡器。

555定时器是一种数字与模拟混合型的中规模集成电路，应用广泛。

外加电阻、电容等元件可以构成多谐振荡器，单稳电路，施密特触发器等。

555定时器原理图及引线排列如图3.1，3.2所示。

其功能见表3.1。

定时器内部由比较器、分压电路、RS触发器及放电三极管等组成。

分压电路由三个5K的电阻构成，分别给A1和A2提供参考电平2/3Vcc和1/3Vcc。

A1和A2的输出端控制RS触发器状态和放电管开关状态。

当输入信号自6号脚输入大于2/3Vcc时，触发器复位，3号脚输出为低电平，放电管T导通；当输入信号自2号脚输入并低于1/3Vcc时，触发器置位，3号脚输出高电平，放电管截止。

4号脚是复位端，当4号脚接入低电平时，则V0=0；正常工作时4号脚接为高电平。

5号脚为控制端，平时输入2/3Vcc作为比较器的参考电平，当5号脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制。

如果不在5号脚外加电压通常接0.01μF电容到地，起滤波作用，以消除外来的干扰，确保参考电平的稳定。

图3.1555芯片图

图3.2555内部电路图

表3.1555定时器的功能表

输入

输出

阀值输入

触发输入

复位

输出

放电管

导通

<2/3Vcc

<1/3Vcc

截止

>2/3Vcc

>1/3Vcc

导通

<2/3Vcc

>1/3Vcc

不变

图3.3多谐震荡器

多谐震荡器电路无稳态，仅存在两个暂稳态，亦不需外加触发信号，即可产生振荡。

电容C在1/3Vcc--2/3Vcc之间充电和放电。

对于参数占空比和周期的估算,可以通过公式（3.1）、（3.2）得出。

………………………………………………………………（3.1）

…………………………………………………………（3.2）

3.2时长控制电路的设计分析

时长控制电路是整个设计最核心的部分，其中所选用的主要芯片有CD4518、CD4510和CD4017，它们的功能分别为加减计时和分频作用。

整个投币电话的电路中，控制电路这一块在整个电路中的做用是对时间分段的控制处理。

3.2.1芯片CD4518的分析及介绍

二—十进制加法计数器可用一片CD4518芯片来实现，一片CD4518内部有两个同步十进制计数器。

CD4518是一个双BCD同步加法计数器，由两个相同的同步4级计数器组成。

图3.4芯片CD4518

图3.4是两个十进制计数器，是组成整个加法器的核心部分。

CD4518引脚功能（管脚功能）如下：

1CP、2CP：

时钟输入端。

1MR、2MR：

清除端。

1EN、2EN：

计数允许控制端。

1A～1D：

计数器输出端。

2A～2D：

计数器输出端。

表3.2CD4518功能表

工作方式

↑

加计数

↓

加计数

↓

不变

↑

不变

↑

不变

↓

不变

CD4518控制功能：

CD4518有两个时钟输入端CP和EN，若用时钟上升沿触发，信号由CP输入，此时EN端为高电平，若用时钟下降沿触发，信号由EN端输入，此时CP端为低电平，同时复位端MR也保持低电平，只有满足了这些条件时，电路才会处于计数状态，否则没办法工作。

由于通话时间为3分钟，共180秒，用二—十进制加法计数器可以把时间分为9段，当计数器每计时到20秒时就把脉冲触发器所输出的信号传送到控制电路，让其来完成下一步的功能。

3.2.2芯片CD4017的分析及介绍

CD4017在电路设计中是常见的控制芯片，它主要功能是作用于对时间分段的控制，它拥有很强大的处理功能，可以说是对各种计时电路拥有很有效的组合能力。

十进制计数/分频器CD4017，其内部由计数器及译码器两部分组成，通过译码输出实现对脉冲信号的分配，整个输出时序是O0～O9，依次出现与时钟同步的高电平，宽度等于时钟周期。

CD4017引脚功能：

芯片有10个译码输出端00～09；MR为清零端，CP0和CPl是2个时钟输入端。

每个译码输出一般处于低电平，且在时钟脉冲由低到高的上升沿输出高电平“1”；每个高电平输出维持1个时钟周期，每输入10个时钟脉冲，输出一个进位脉冲，因而进位输出信号可作为下一级计数器的时钟信号。

在清零输入端MR加高电平或正脉冲时，只有输出端00为高电平“1”，其余各输出端都为低电平“0”。

其内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配。

图3.5芯片CD4017

图3.5是芯片CD4017的引脚分布图。

CP0和CPl是2个时钟脉冲输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由CPl端输入。

设置2个时钟输入端，级联时比较方便，可驱动更多二极管发光。

CD4017有10个输出端（O0～O9）和1个进位输出端O5-9。

每输入10个计数脉冲，O5-9端就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。

通过表3.3我们可以得到其工作状态。

表3.3CD4017功能表

输入

工作方式

CP0

CP1

O0=05-9=H；O1～O9=L

产生计数脉冲

不变

在控制电路中，它不但要接收来自定时器的信号，并对减法器的预制端分配合理的数据和信号，让其能正常工作。

通过软件中的译码显示器可以测试出芯片的基本波形图。

图3.6就是使用EWB软件中的译码显示器来进行对芯片的测试。

图3.6CD4017的波形测试

图3.7CD4017仿真波形图

从波形图3.7可看出，其输出脉冲是有规律，且逐步而行。

由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器，能符合整个设计的要求。

3.2.3加法计数控制电路的仿真测试

上面已对芯片的基本功能有所了解，为了能使芯片能在总电路中顺利组合成功，要先对芯片做仿真测试。

为了使控制电路中各芯片能正常工作，需要一个外来振荡信号来作为时钟信号。

通过CD4518的控制端EN来接收信号，此时CP端为低电平，满足条件后芯片开始计时，总时间设置在180秒，计数器每20计数到秒就把脉冲信号传输给CD4017，通过时钟脉冲输入端CP0来获得信号，若从CP0接受信号，则要用上升沿来计数，此时输出为高电平并驱动发光二极管，每一级输出的信号间的宽度等于时钟周期，其输出引脚则逐步发出电平信号，使得二极管一直处于发光状态。

而在最终计时160秒后，CD4017接受的信号逐步转换至输出段的引脚O8端，最后同样输出高电平信号使预先设置的另一发光二极管处于工作状态。

如图3.8是二—十进制加法计数器和控制电路的仿真电路图，其中LED1是红灯，LED2是绿灯。

芯片4017的前00～08个引脚连接的是绿灯LED2，芯片4518引脚EN1接收来自秒脉冲电路的信号，而脉冲由波形发生器产生。

在前160秒内控制电路一直是显示为绿灯，所表示的是在通话的状态，在等到二—十进制减法计数器在对时间进行倒数计时到最后20秒时，计数器由引脚2C端发出电平信号到控制电路，通过4017的脉冲分配后，其前20秒都是发出的高电平信号使得电路导通一直处于绿灯状态。

在最后的20秒中4017所输出的为高电平信号，通过引脚09导通电路并使得红灯LED1发光。

图3.8加法计数控制电路

3.2.4芯片CD4510的分析及介绍

在最终的20秒显示中，需要用到倒数预制计数器，只要是对脉冲的控制倒数计数。

为了达到最终效果，选用了CD系列中的芯片4510来实现此功能，如图3.9。

图3.9芯片CD4510

CD4510具有的引脚功能有：

复位端：

MR。

置数控制端：

PL。

并行数据端：

O0～O3。

加减控制：

UP/DN。

时钟输入端：

CP。

进位输入端：

CE。

预制输入端：

P0～P3。

表3.4CD4510功能表

MRPLUP/DNCECP工作方式

LHXXX预制数

LLXHX清除

LLLLPOS不计数

LLHLPOS加计数

HXXXX减计数

MR为高电平时，计数器清零，当PL为高电平时，P0～P3上的数据置入计数器中，CE控制计数器的计数操作，CE=0时，允许计数，此时，若U/D为高电平，在CP时钟上升沿计数器加1计数；反之，在CP时钟上升沿减1计数。

除了四个O0～03输出外，还有一个进位/错位输出TC端。

3.2.5芯片CD4510的仿真测试

因为是二位十进制计数器，所以电路设计中必须用两CD4510，一片（CD4510A）控制低位，一片（CD4510B）控制高位。

计数器的输入设为1Hz脉冲信号，经过两个与非门连接到4510的CP端。

高位的计数应由低位的进位决定，因此，高位的CD4510B的CP端应由CD4510A的TC端控制，但是由于CD4510的CP脉冲为上升沿触发，所以级联时低位的进位信号通过一反相器接到高位的CP端，否则计数器会在低位到8后即进位。

另外要处理置零问题。

因为CD4510是倒数计数器，即当计数到20后就置零，所以必须在计数到20时分别给两片CD4510的CP端送去置零信号。

由于8421码的20表示为“00100000”，因此应将CD4510B的P1和CD4511D的P0、P2三个管脚进行预制设置，并通过与非门接CD4510的CP端来控制电路的时钟端。

图3.10CD4510的仿真测试电路图

最后从二十秒开始倒数计时，每一秒输入一个脉冲，直到最后的一秒计数器归零，整个电路结束运行。

3.3译码显示电路分析

译码器是组合逻辑电路的一个重要的器件，其可以分为：

变量译码和显示译码两类。

变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD码译码两类。

显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般其可分为驱动LED和驱动LCD两类。

译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。

把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。

或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。

根据需要，输出信号可以是脉冲，也可以是高电平或者低电平。

译码显示电路译码显示电路是由CD4511BCD锁存、七段译码、驱动器组成。

CD4511是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点如下：

具有BCD转换、消隐和锁存控制，七段译码及驱动功能的CMOS电路能提供较大的拉电流。

可直接驱动LED数码显示器。

图3.11数码显示器

如图3.11中，CA端为电源控制端，A～G端为七段接口输入端，接受来自控制芯片的信号。

其功能介绍如下：

BI：

4脚是消隐输入控制端，当BI=0时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。

LT：

3脚是测试输入端，当BI=1，LT=0时，译码输出全为1，不管输入DCBA状态如何，七段均发亮，显示“8”。

它主要用来检测数码管是否损坏。

EL：

锁定控制端，当LE=0时，允许译码输出。

LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。

DA1、DA2、DA3、DA4、为8421BCD码输入端。

A、B、C、D、E、F、G：

为译码输出端，输出为高电平1有效。

CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作。

图3.12CD4511的引脚

CD4511通常以反相器作输出级，通常用以驱动LED。

其引脚图如3.12所示。

各引脚的名称：

其中7、1、2、6分别表示A、B、C、D；5、4、3分别表示LE、BI、LT；13、12、11、10、9、15、14分别表示a、b、c、d、e、f、g。

左边的引脚表示输入，右边表示输出。

表3.5CD4511工作真值表

输入

输出

显示

消隐

展开阅读全文