数字电子课程学习指导.doc
《数字电子课程学习指导.doc》由会员分享，可在线阅读，更多相关《数字电子课程学习指导.doc（26页珍藏版）》请在冰豆网上搜索。
现代远程教育
《数字电子》
课
程
学
习
指
导
书
作者：
苏士美
《数字电子》课程学习指导书
第一章数字逻辑基础
（一）本章学习目标
1．理解数字信号和模拟信号的区别；理解数字电路的特点和分类。
2．熟练掌握二、十、十六进制数之间的转换。
3．熟练掌握8421BCD码，余3BCD编码，一般了解其他的BCD码。
4．学会三种基本逻辑运算和常用的复合逻辑运算，并能运用各种逻辑运算。
5．理解逻辑变量、逻辑函数，掌握逻辑函数的功能描述方法。
（二）本章重点、要点
重点：
常用数制及其转换，常用BCD码，各种常用逻辑运算的符号、表达式、真值表。
要点：
数字电路按照电路结构和工作原理的不同分为组合逻辑电路和时序逻辑电路两大类。
数字电路常用二极管、三极管、场效应管作为开关元件。
模拟信号是时间连续、数值也连续的物理量；数字信号在时间和数值上均是离散的，常用数字0和1来表示。
常用的数制有十进制、二进制、十六进制数。
8421BCD码是指用四位二进制码中的前十种组合0000～1001来表示十进制数的十个数码；余3BCD码是用0011～1100十种组合来表示十进制数的十个数码。
数字电路中三种基本的逻辑运算是与（逻辑乘）运算、或（逻辑加）运算、非（反）运算。
常用的复合逻辑运算有与非、或非、与或非、异或等运算。
（三）本章练习题或思考题
1．将下列十进制数分别转换为二进制数、8421BCD码。
（1）46，
（2）57，（3）31
2．将下列二进制数分别转换为十六进制数、十进制数。
（1）101001101110.0101，
（2）0110110，（3）111001
3．将下列十六进制数分别转换为二进制数、十进制数。
（1）A6E，
（2）2F，（3）46
4．分别下列写出8421BCD码所对应的十进制数。
（1）0011，
（2）10000110，（3）01001001.0110
5．分别写出逻辑与、或、非、与非、或非、异或运算的逻辑表达式，并画出相应的逻辑符号。
6．如图1.1所示，写出各电路的逻辑表达式，并列出各电路的真值表。
图1.1
7．如图1.2所示，写出各图的逻辑表达式，并对应输入A、B画出L1、L2、L3的波形。
图1.2
第二章逻辑门电路
（一）本章学习目标
1．理解二极管、三极管的开关特性；掌握二极管、三极管的外特性及主要参数。
2．掌握基本逻辑门电路的构成方法。
3．熟练掌握TTL集成逻辑门电路的逻辑功能、特性、参数和使用方法。
4．熟练掌握CMOS集成逻辑门电路的功能特点和使用方法。
5．理解正负逻辑的概念。
（二）本章重点、要点
重点：
半导体二极管、三极管的开关特性，各种集成逻辑门电路的功能特点、性能参数和使用方法。
要点：
半导体中不仅有电子载流子，且有空穴载流子。
N型半导体中，自由电子为多数载流子（多子），空穴为少子；P型半导体中，空穴为多数载流子（多子），自由电子为少子，主要靠空穴导电。
二极管的单向导电性是指：
二极管加正向电压时，呈现小电阻，为导通状态；加反向电压时，呈现大电阻，为截止状态。
三极管又称双极性晶体管，有NPN和PNP型两类。
三极管在电路中有三种工作状态：
截至、饱和和放大。
工作在截止状态时Je、Jc均反偏，管子如同开关断开；工作在饱和状态时，Je、Jc均正偏，管子如同开关闭合；工作在放大状态时，有发射结正偏，集电结反偏。
在数字电路中，三极管一般作为一个开关使用，稳定工作在饱和或截止状态；
集成TTL门具有工作速度快，功耗大的特点。
将多个与非门的输出端直接相连，实现各输出端相与的逻辑功能，称为线与。
一般TTL与非门不能线与。
三态门：
输出除0、1两个状态外，还有第三态：
高阻态（禁止态）。
场效应管亦叫电压控制器件，单极性器件。
集成MOS门电路具有功耗小，扇出数高，抗干扰强，工作速度慢的特点。
TTL门电路输入端悬空或接大电阻相当接高电平；而MOS门电路输入端不准悬空，如接大电阻相当接0。
与非门电路的多余输入端可以接高电平、和有用端并接，但不可以接低电平；或非门的多余输入端可以接低电平、和有用端并接，但不可以接高电平。
（三）本章练习题或思考题
1．如图2.1所示，设二极管理想，分析电路中二极管D的工作状态，并计算VAB。
图2.1
2．如图2.2所示，已知三极管三个极的电位，判定各三极管的工作状态。
图2.2
3．如图2.3所示，写出各输出函数的逻辑表达式。
图2.3
4．如图2.4所示，写出各输出的逻辑表达式，并对应输入画出输出波形。
A
B
图2.4
5．简述集成TTL逻辑门和CMOS门电路各自的特点。
6．解释下列名词：
线与、灌电流、拉电流、扇出数。
7．画出低电平有效的三态门逻辑符号，并列出三态门的真值表。
8．应用中TTL或非门的多余输入端如何处理？
CMOS门的多余输入端可以悬空吗？
第三章组合逻辑电路的分析与设计
（一）本章学习目标
1．熟练掌握逻辑代数各种公式、定律和规则。
2．熟练掌握逻辑函数的各种变换方法、公式化简方法、卡诺图化简方法。
3．熟练掌握逻辑函数的功能描述方法。
4．理解组合逻辑电路的特点。
5．熟练掌握组合逻辑电路的一般分析方法和一般设计方法。
（二）本章重点、要点
重点：
逻辑代数各种公式、定律和规则，逻辑函数的化简与变换方法，组合电路的特点，功能描述方法，组合逻辑电路的分析、设计方法。
要点：
在逻辑代数中，不管是变量还是函数只有“0”、“1”两种取值。
组合逻辑电路任一时刻的输出状态仅取决于该时刻输入状态的组合，而和电路原来的状态无关。
从结构上讲门电路是其基本单元电路，电路中不含记忆单元（触发器），输出和输入之间没有反馈延迟通路
组合电路常用的功能描述方法有：
逻辑表达式、真值表、卡诺图、逻辑图及波形图。
组合电路的分析是指已知逻辑图，根据逻辑图写出逻辑表达式，根据要求列出真值表，画出卡诺图、波形图，进一步判定电路功能的方法。
组合逻辑电路的设计是分析的逆过程，它是指已知电路的功能要求，设计逻辑电路的方法。
（三）本章练习题或思考题
1．组合电路常用的功能描述方法主要有哪几种？
2．简述反演规则、对偶规则的含义。
3．什么叫逻辑相邻？
4．利用反演规则和对偶规则，写出下列函数的反函数表达式和对偶表达式。
（1）
（2）
5．分别将下列逻辑函数转化为最小项表达式的形式。
（1）
（2）
6．用公式法化简下列逻辑函数为最简与或式。
（1）
（2）
（3）
（4）
（5）
（6）
7．用卡诺图化简下列逻辑函数。
（1）
（2）
（3）
（4）
（5）
（6）
8．已知一个逻辑函数的真值表，试写出该函数的表达式，并画出函数的卡诺图。
输入
ABC
输出
L
000
0
001
1
010
1
011
0
100
1
101
0
110
0
111
1
9．一个逻辑函数的真值表如下所示，试写出该函数的最小项表达式。
输入
ABC
输出
L
000
1
001
0
010
0
011
1
100
0
101
1
110
1
111
1
10．已知逻辑函数，试列出该逻辑函数的真值表。
11．分析图3.1所示逻辑电路，写出电路的与或式，并说明电路的功能。
图3.1
12．写出图3.2逻辑电路的表达式，并判定电路的功能。
图3.2
13．分析图3.3所示逻辑电路，列写电路的真值表，并判定电路的功能。
图3.3
14．试分析图3.4的逻辑功能。
图3.4
15．在举重比赛中有A、B、C三名裁判，A为主裁判，当两名以上裁判（必须包括A在内）认为运动员上举杠铃合格，按动电钮可发出裁决信号。
（1）试列出该逻辑问题的真值表；
（2）写出逻辑电路的最简表达式；
（3）用与非门画出该逻辑电路。
16．试用与非门设计一个三输入的判奇电路：
要求当输入1的个数为奇数时，输出为1；否则，输出为0。
（1）列出电路的真值表；
（2）写出逻辑函数的最简表达式；
（3）用与非门画出逻辑图。
17．试设计一个4输入，4输出的逻辑电路。
要求当控制信号C=0时，输出状态与输入状态相反；C=1时，输出状态与输入状态相同。
（可利用异或门或者同或门设计）
18．已知一个逻辑函数的真值表如下所示，试用与非门画出该函数的逻辑图。
输入
ABC
输出
L
000
0
001
0
010
0
011
0
100
0
101
1
110
1
111
1
第四章常用组合逻辑功能器件
（一）本章学习目标
1．掌握编码器的逻辑功能。
2．熟练掌握二进制译码器的功能特点及使用方法，学会用集成二进制译码器（如138）进行简单的逻辑分析与设计。
3．熟练掌握数据选择器的功能特点及使用方法，学会运用集成数据选择器（如151）进行分析与设计。
4．理解数值比较器的含义。
5．掌握半加器和全加器的概念，理解多位数加法器的构成。
（二）本章重点、要点
重点：
译码器、数据选择器、半加器和全加器等功能器件的特点和应用。
要点：
典型组合电路有：
编码器、译码器、比较器、选择器、全加器、码制变换、多数表决等。
二进制译码也叫全译码、变量译码、地址译码。
其特点主要有：
输入n位二进制代码，输出有2n个相互独立的有效信号；每一个输出函数都是这n个地址变量的一个最小项；每输入一组代码，只有与其对应的输出端信号有效，其他输出端信号无效。
数据分配器是把公共数据线上的数据，按要求送到多个不同的通道上去，对数据进行分配。
它的作用相当于多个输出的单刀多掷开关。
半导体七段数码显示器可以利用不同发光段的组合，显示0到9十个数字。
输出高电平有效的七段显示译码器，用以驱动共阴极数码管。
数据选择器是在一些选择信号的控制下，从多路输入数据中选择一路作为输出。
一个2n选一数据选择器，至少要有n位通道选择信号输入。
数值比较器功能：
对两个二进制数A、B的大小进行比较，以判别其大小的逻辑电路。
比较的结果只有三种情况：
A>B、A半加器是实现两个同位数相加，不考虑低位来的进位。
全加器则可以实现两个同位数和来自低位的进位数三者相加。
串行进位加法器的电路结构简单，工作速度慢；而并行进位（超前进位）加法器工作速度快，电路结构复杂。
（三）本章练习题或思考题
1．简述二进制译码器的特点。
2．简述数据分配器、数据选择器的概念。
3．若要七段共阴极数码管显示数码7，abcdefg的驱动信号应该是什么？
4．什么是优先编码器？
若要对100个信号进行编码，至少需要几位二进制代码？
5．图4.1是3/8译码器74LS138的引脚图。
若要使第12脚（Y3）输出为有效的低电平，请标出各输入端应该置的逻辑电平。
图4.1
6．图4.2为二进制译码器74138构成的电路，试写出
升级会员 