上午题1计算机硬件基础.docx
《上午题1计算机硬件基础.docx》由会员分享，可在线阅读，更多相关《上午题1计算机硬件基础.docx（14页珍藏版）》请在冰豆网上搜索。
上午题1计算机硬件基础
2009.54分
●
（1） 是指按内容访问的存储器。
（1）A．虚拟存储器 B．相联存储器
C．高速缓存（Cache） D．随机访问存储器
试题解析：
相联存储器（associativememory）也称为按内容访问存储器（contentaddressedmemory），是一种不根据地址而是根据存储内容来进行存取的存储器。
参考答案：
B
●处理机主要由处理器、存储器和总线组成。
总线包括
（2） 。
（2）A．数据总线、地址总线、控制总线 B．并行总线、串行总线、逻辑总线
C．单工总线、双工总线、外部总线 D．逻辑总线、物理总线、内部总线
试题解析：
常识。
参考答案：
A
●计算机中常采用原码、反码、补码和移码表示数据，其中，±0编码相同的是 （3） 。
（3）A．原码和补码 B．反码和补码 C．补码和移码 D．原码和移码
试题解析：
常识。
参考答案：
C
●某指令流水线由5段组成，第1、3、5段所需时间为Δt，第2、4段所需时间分别为3Δt、2Δt，如下图所示，那么连续输入n条指令时的吞吐率（单位时间内执行的指令个数）TP为 （4） 。
试题解析：
TP=指令总数÷执行这些指令所需要的总时间。
执行这些指令所需要的总时间=（Δt+3Δt+Δt+2Δt+Δt）+3（n-1）Δt参考答案：
B
2008.115分
●计算机内存一般分为静态数据区、代码区、栈区和堆区，若某指令的操作数之一采用立即数寻址方式，则该操作数位于
（1）。
（1）A．静态数据区B．代码区C．栈区D．堆区
试题解析：
立即数寻址方式示例：
movax,0201其汇编代码为B80102，显然操作数是存储在代码区中的。
答案：
B
●计算机在进行浮点数的相加（减）运算之前先进行对阶操作，若x的阶码大于y的阶码，则应将
（2）。
（2）A．x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术左移。
B．x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术右移。
C．y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术左移。
D．y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术右移。
试题解析：
为了减少误差（保持精度），要将阶码值小的数的尾数右移。
答案：
D
●在CPU中，（3）可用于传送和暂存用户数据，为ALU执行算术逻辑运算提供工作区。
（3）A．程序计数器B．累加寄存器C．程序状态寄存器D．地址寄存器
试题解析：
为了保证程序（在操作系统中理解为进程）能够连续地执行下去，CPU必须具有某些手段来确定下一条指令的地址。
而程序计数器正是起到这种作用，所以通常又称为指令计数器。
在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入PC，因此程序计数器（PC）的内容即是从内存提取的第一条指令的地址。
当执行指令时，CPU将自动修改PC的内容，即每执行一条指令PC增加一个量，这个量等于指令所含的字节数，以便使其保持的总是将要执行的下一条指令的地址。
状态寄存器：
用来标识协处理器中指令执行情况的，它相当于CPU中的标志位寄存器。
累加寄存器：
主要用来保存操作数和运算结果等信息，从而节省读取操作数所需占用总线和访问存储器的时间。
地址寄存器：
可作为存储器指针。
答案：
B
●关于在I/O设备与主机间交换数据的叙述，（4）是错误的。
（4）A．中断方式下，CPU需要执行程序来实现数据传送任务。
B．中断方式和DMA方式下，CPU与I/O设备都可同步工作。
C．中断方式和DMA方式中，快速I/O设备更适合采用中断方式传递数据。
D．若同时接到DMA请求和中断请求，CPU优先响应DMA请求。
试题解析：
快速I/O设备处理的数据量比较大，更适合采用DMA方式传递数据。
答案：
C
●Cache用于存放主存数据的部分拷贝，主存单元地址与Cache单元地址之间的转换方式由（5）完成。
（5）A．硬件B．软件C．用户D．程序员
试题解析：
当然是硬件啦。
答案：
A
200854分更为3分
●内存采用段式存储管理有许多优点，但
（1）不是其优点。
（1）A．分段是信息逻辑单位，用户不可见B．各段程序的修改互不影响
C．地址变换速度快、内存碎片少D．便于多道程序共享主存的某些段
试题解析：
虚拟存储器可以分为两类：
页式和段式。
页式虚拟存储器把空间划分为大小相同的块，称为页面。
而段式虚拟存储器则把空间划分为可变长的块，称为段。
页面是对空间的机械划分，而段则往往是按程序的逻辑意义进行划分。
页式存储管理的优点是页表对程序员来说是透明的，地址变换快，调入操作简单；缺点是各页不是程序的独立模块，不便于实现程序和数据的保护。
段式存储管理的优点是消除了内存零头，易于实现存储保护，便于程序动态装配；缺点是调入操作复杂，地址变换速度慢于页式存储管理。
答案：
C
●现有四级指令流水线，分别完成取指、取作的时间依次为数、运算、传送结果四步操作。
若完成上述操9ns、10ns、6ns、8ns。
则流水线的操作周期应设计为
（2）ns。
（2）A．6B．8C．9D．10
试题解析：
取最大的那个微指令时间作为流水线操作周期。
答案：
D
●内存按字节编址，地址从90000H到CFFFFH，若用存储容量为16K×8bit器芯片构成该内存，至少需要的存储（3）片。
（3）A．2B．4C．8D．16
试题解析：
（CFFFFH-90000H+1）/16k=40000H/4000H=10H=16。
答案：
D
2007.114分
●若某计算机系统由两个部件串联构成，其中一个部件的失效率为7×10-6／小时，若不考虑其他因素的影响，并要求计算机系统的平均故障间隔时间为105小时，则另一个部件的失效率应为
（1）／小时。
（1）A．2×10-5B．3×10-5C．4×10-6D．3×10-6
试题解析：
串联时，两个部件其中一个坏了，系统就失效。
平均故障间隔时间MTBF=1/λ，λ是失效率。
假设部件一的失效率为x，部件二的失效率为y，则串联系统的总失效率z=（1-（1-x）（1-y））。
现在已知1/z=105，x=7×10-6，代入公式，得y=3×10-6。
答案：
D
●若每一条指令都可以分解为取指、分析和执行三步。
已知取指时间t取指=4△t，分析时间t分析=3△t，执行时间t执行=5△t。
如果按串行方式执行完100条指令需要
（2）△t。
如果按照流水方式执行，执行完100条指令需要（3）△t。
（2）A．1190B．1195C．1200D．1205
（3）A．504B．507C．508D．510
试题解析：
串行执行时，总执行时间=100×（t取指+t分析+t执行）=100×12△t=1200△t。
流水执行的情况可以参看下图：
连续两条指令的执行时间差为t执行=5△t，
因此100条指令的总执行时间=（t取指+t分析+t执行）+99×t执行=507△t。
答案：
（2）C（3）B
●若内存地址区间为4000H~43FFH，每个存储单位可存储16位二进制数，该内存区域由4片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（4）。
（4）A．512×16bitB．256×8bitC．256×16bitD．1024×8bit
试题解析：
总存储单位=（43FFH-4000H+1H）=400H=1024（H代表16进制）每个存储器芯片的容量为：
1024×16/4=4096。
由于每个存储单位可存储16位二进制数，所以可以采用256×16bit或者512×8bit的芯片。
最好是前者，这样系统控制比较简单答案：
C
2007.54分
●
（1）不属于计算机控制器中的部件。
（1）A．指令寄存器IRB．程序计数器PC
C．算术逻辑单元ALUD．程序状态字寄存器PSW
试题解析：
ALU属于运算器，不属于控制器。
答案：
C
●在CPU与主存之间设置高速缓冲存储器Cache，其目的是为了
（2）。
（2）A．扩大主存的存储容量B．提高CPU对主存的访问效率
C．既扩大主存容量又提高存取速度D．提高外存储器的速度
试题解析：
Cache是不具有扩大主存容量功能的，更不可能提高外存的访问速度。
但Cache的访问速度是在CPU和内存之间，可以提高CPU对内存的访问效率。
答案：
B
●下面的描述中，（3）不是RISC设计应遵循的设计原则。
（3）A．指令条数应少一些
B．寻址方式尽可能少
C．采用变长指令，功能复杂的指令长度长而简单指令长度短
D．设计尽可能多的通用寄存器
试题解析：
CISC的特点是多采用变长指令，而RISC刚好相反。
答案：
C
●某系统的可靠性结构框图如下图所示。
该系统由4个部件组成，其中2、3两个部件并联冗余，再与1、4部件串联构成。
假设部件1、2、3的可靠度分别为0.90、0.70、0.70。
若要求该系统的可靠度不低于0.75，则进行系统设计时，分配给部件4的可靠度至少应为（4）。
（4）A．
B．
C．
D．
试题解析：
设某个部件的可靠性为Rx，在上图的连接方式中，总体可靠性=R1*（1-（1-R2）（1-R3））*R4。
答案：
C
2006.113分更为4分
●若内存按字节编址，用存储容量为32KX8比特的存储器芯片构成地址编号A0000H至DFFFFH的内存空间，则至少需要
（1）片。
（1）A．4B．6C．8D．10
试题解析：
DFFFFH－A0000H=3FFFFH<218，32K=215，则至少需要芯片为218/215=8。
答案：
C
●某计算机系统由下图所示的部件构成，假定每个部件的千小时可靠度R均为0.9，则该系统的千小时可靠度约为
（2）。
（2）A．0.882B．0.951C．0.9D．0.99
试题解析：
解法如下：
将该系统分为左、中、右三个子系统，其中中间子系统和右子系统的可靠度一样，都为R2=R3=1－（1－R）2＝0.99，所以整个子系统的可靠度为R=R1R2R3=0.9×0.99×0.99＝0.88209。
答案：
A
●设指令由取指、分析、执行3个子部件完成，每个子部件的工作周期均为△t，采用常规标量单流水线处理机。
若连续执行10条指令，则共需时间（3）△t。
（3）A．8B．10C．12D．14
试题解析：
采用常规标量单流水线处理机，连续执行指令如下图所示。
执行n条指令所用的时间为：
T=（2＋n）△t=（2＋10）△t=12△t。
答案：
C
●某计算机的时钟频率为400MHz，测试该计算机程序使用4种类型的指令。
每种指令的数量及所需指令时钟数（CPI）如下表所示，则该计算机的指令平均时钟数约为（4）。
指令类型
指令数目（条）
每条指令需时钟数
1
160000
1
2
30000
2
3
24000
4
4
16000
8
（4）A．1.85B．1.93C．2.36D．3.75
试题解析：
由图表可知：
总指令数为160000+30000+24000+16000=230000；
总时钟数为160000+30000×2+24000×4+16000×8=444000；
所以指令平均时钟数为444000/230000=1.93。
答案：
B
2006.52分
●高速缓存Cache与主存间采用全相联的地址影像方式，高速缓存的容量为4MB，分为4块，每块1MB，主存容量为256MB，若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为3.27ns，则该高速缓存的命中率为
（1）%。
若地址更换表如下所示，则主存地址为8888888H时，高速缓存地址为
（2）H。
地址更换表
（1）A．90B．95C．97D．99
（2）A．488888B．388888C．288888D．188888
试题解析：
设该高速缓存的命中率为x，则3x＋30×（1－x）=3.27，解得x=99%。
主存容量为256MB，每块1MB，则主存可以分为256/1=256=28块，即块号为8位，则主存地址的高8位是88H，对应地址更换表，高速缓存地址为188888H。
答案：
（1）D
（2）D
2005.115分
●阵列处理机属于
（1）计算机。
（1）A．SISDB．SIMDC．MISDD．MIMD
试题解析：
SISD（SingleInstructionSingleDatastream，单指令流单数据流）：
单处理器计算机，对保存在单一存储器中的数据进行操作。
SIMD（SingleInstructionMultipleDatastream，单指令流多数据流）：
同一条指令控制多个处理器的运行。
MISD（MultipleInstructionSingleDatastream，多指令流单数据流）：
单个数据流被传送到一组处理器上，每个处理器执行不同的指令序列。
MIMD（MultipleInstructionMultipleDatastream，多指令流多数据流）：
其中每个处理器取用自己的指令并对自己的数据进行操作。
按照指令流和数据流的分类法，并行处理机、阵列处理机、流水线处理机都属于SIMD计算机，而多处理机属于MIMD计算机。
答案：
B
●采用
（2）不能将多个处理机互连构成多处理机系统。
（2）A．STD总线B．交叉开关C．PCI总线D．Centronic总线
试题解析：
Centronic总线是用于打印机等外设与计算机连接，不能将多个处理机互联构成多处理机系统。
答案：
D
●某计算机系统的可靠性结构是如下图所示的双重串并联结构，若所构成系统的每个部件的可靠度为0．9，即R=0．9，则系统的可靠度为（3）。
（3）A．0.9997B．0.9276C．0.9639D．0.6561
试题解析：
两个部件串联的可靠性R2=R×R=0.81，再将两组串联部件并联的可靠性是：
1-（1-R2）（1-R2）=1-0.19×0.19=0.9639。
答案：
C
●若每一条指令都可以分解为取指、分析和执行三步。
已知取指时间t取指=5△t，分析时间t分析=2△t，执行时间t执行=5△t。
如果按顺序方式从头到尾执行完500条指令需（4）△t。
如果按照[执行]k、[分析]k+1、[取指]k+2重叠的流水线方式执行指令，从头到尾执行完500条指令需（5）△t。
（4）A．5590B．5595C．6000D．6007
（5）A．2492B．2500C．2510D．2515
试题解析：
顺序执行很简单，500*（5+2+5）=6000△t。
重叠流水线方式参考下图：
执行500条指令的时间=500*5+5+5=2510答案：
（4）C（5）C
2005.58分
●在计算机中，最适合进行数字加减运算的数字编码是
（1），最适合表示浮点数阶码的数字编码是
（2）
（1）A．原码B．反码C补码D．移码
（2）A．原码B．反码C补码D．移码
试题解析：
补码的加法和减法是相同的。
移码的正数大于负数，比较方便于阶码的比较。
答案：
（1）C
（2）D
●如果主存容量为16M字节，且按字节编址，表示该主存地址至少应需要（3）位。
（3）A．16B．20C．24D．32
试题解析：
16M=224。
答案：
C
●操作数所处的位置，可以决定指令的寻址方式。
操作数包含在指令中，寻址方式（4）；操作数在寄存器中，寻址方式为（5）；操作数的地址在寄存器中，寻址方式为（6）。
（4）A．立即寻址 B．直接寻址C．寄存器寻址D．寄存器间接寻址
（5）A．立即寻址 B．相对寻址C．寄存器寻址D．寄存器间接寻址
（6）A．相对寻址 B．直接寻址C．寄存器寻址D．寄存器间接寻址
试题解析：
操作数作为指令的一部分而直接写在指令中，这种寻址方式称为立即数寻址方式。
指令所要的操作数已存储在某寄存器中，或把目标操作数存入寄存器，把在指令中指出所使用寄存器的寻址方式称为寄存器寻址方式。
操作数在存储器中，操作数的有效地址用SI、DI、BX和BP四个寄存器之一来指定，
称这种寻址方式为寄存器间接寻址方式。
指令所要的操作数存放在内存中，在指令中直接给出该操作数的有效地址，这种寻址方式为直接寻址方式。
答案：
（4）A（5）C（6）D
●两个部件的可靠度R均为0.8，由这两个部件串联构成的系统的可靠度为（7）；由这两个部件并联构成的系统的可靠度为（8）。
（7）A．0.80B．0.64C．0.90D．0.96
（8）A．0.80B．0.64C．0.90D．0.96
试题解析：
串联的可靠度=R*R=0.64。
并行的可靠度=1-（1-R）（1-R）=1-0.04=0.96答案：
（7）B（8）D
2004.116分更为8分
内存按字节编址，地址从A4000H到CBFFFH，共有
（1）个字节。
若用存储容量为32K×8bit的存储芯片构成该内存，至少需要
（2）片。
（1）A．80KB．96KC．160KD．192K
（2）A．2B．5C．8D．10
试题解析：
CBFFFH-A4000H+1=28000H=160K。
160K/32K=5。
答案：
（1）C
（2）B
●中断响应时间是指（3）。
（3）A．从中断处理开始到中断处理结束所用的时间
B．从发出中断请求到中断处理结束所用的时间
C．从发出中断请求到进入中断处理所用的时间
D．从中断处理结束到再次中断请求的时间
试题解析：
中断处理过程分为两个阶段：
中断响应过程和中断服务过程。
中断响应时间是中断响应过程所用的时间，即从发出中断请求到进入中断处理所用的时间。
答案：
C
●若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t取指＝2ns，t分析＝2ns，t执行＝1ns。
则100条指令全部执行完毕需（4）ns。
（4）A．163B．183C．193D．203
试题解析：
100条指令的执行时间=（2*100）+3=203。
答案：
D
●在单指令流多数据流计算机（SIMD）中，各处理单元必须（5）。
（5）A．以同步方式，在同一时间内执行不同的指令
B．以同步方式，在同一时间内执行同一条指令
C．以异步方式，在同一时间内执行不同的指令
D．以异步方式，在同一时间内执行同一条指令
试题解析：
SIMD（SingleInstructionMultipleDatastream，单指令流多数据流）：
同一条指令控制多个处理器的运行。
在这种计算机中有多个处理单元，但只有一个控制部件，所有处理单元以同步方式，在同一时刻执行同一条指令，处理不同的数据。
答案：
B
●单个磁头在向盘片的磁性涂层上写入数据时，是以（6）方式写入的。
（6）A．并行B．并－串行C．串行D．串－并行
试题解析：
常识。
答案：
C
●容量为64块的Cache采用组相联方式映像，字块大小为128个字，每4块为一组。
若主存容量为4096块，且以字编址，那么主存地址应为（7）位，主存区号应为（8）位。
（7）A．16B．17C．18D．19
（8）A．5B．6C．7D．8
试题解析：
以字编址，字块大小为128个字，容量为4096块主存，则128×4096=219，主存地址为19位；
由于采用组相联方式映像，Cache容量为64块，则主存区数=4096/64=64=26，主存区号为6位。
答案7D8）B
升级会员 