计算机组成原理练习册.docx
《计算机组成原理练习册.docx》由会员分享，可在线阅读，更多相关《计算机组成原理练习册.docx（28页珍藏版）》请在冰豆网上搜索。
计算机组成原理练习册
《计算机组成原理》练习册
习题一
1、比较数字计算机和模拟计算机的特点？
前者能够直接对模拟量信号进行加工处理，主要由处理连续信号的模拟电路组成；
后者能够直接对离散信号进行加工处理，主要由脉冲数字电路组成。
2、数字计算机如何分类？
分类的依据是什么？
数字计算机可分为专用计算机和通用计算机，专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
3、数字计算机有哪些主要应用？
科学计算、自动控制、测量和测试、信息管理、教育和卫生、家用电器和人工智能。
4、冯·诺依曼型计算机的主要设计思想是什么？
它包括那些主要组成部分？
计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。
传统上将运算器和控制器成为CPU，而将CPU和存储器成为主机。
存储程序并按地址顺序执行，这就是冯·诺依曼型计算机的主要设计思想。
5、什么是存储容量？
什么是单元地址？
什么是数据字？
什么是指令字？
存储器所有存储单元的总数成为存储器的存储容量；存储器中是由许多存储单元组成的，每个存储单元都有编号，称为单元地址；如果某字代表要处理的数据，则称为数据字；如果某字为一条指令，则称为指令字。
6、CPU中有哪些主要寄存器？
（1）指令寄存器（IR）
（2）程序计数器（PC）
（3）地址寄存器（AR）
（4）缓冲寄存器（DR）
（5）累加寄存器（AC）
（6）状态条件寄存器（PSW）
7、说明软件发展的演变过程。
算法语言的变化：
机器语言、汇编语言、高级语言
操作系统的变化：
从最初的单一操作系统到目前的批处理操作系统、分时操作系统、网络操作系统、实时操作系统。
8、说明计算机系统的层次结构。
计算机系统可分为：
微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级
5级
编译程序
4级
汇编程序
3级
操作程序
2级
微程序
1级
微程序直接由硬件执行
9、什么是指令？
什么是程序？
指令是机器所能领会的一组编排成特定格式的代码串，它要求机器在一个指令周期内，完成一组特定的操作。
程序是为特定问题求解而设计的指令序列
10、计算机的系统软件包括哪几类？
举例说明它们的用途
（1）各种服务性程序，如诊断程序、排错程序、联系程序等；
（2）语言程序，如汇编程序、编译程序、解释程序等；
（3）操作系统，如DOS、WINDOW9X/NT/XP等；
（4）数据库管理系统，如DBMS等
习题二
1、写出下列各数的原码、反码、补码表示（用8位二进制数）。
其中MSB是最高位（又是符号位），LSB是最低位。
如果是小数，小数点在MSB之后；如果是整数，小数点在LSB之后。
（1）—35/64
（2）23/128（3）—127（4）用小数表示—1（5）用整数表示—1
（1）原码=11000110反码=10111001补码=10111010
（2）原码=00010111反码=00010111补码=00010111
（3）原码=11111111反码=10000000补码=10000001
（4）没有原码和反码补码=10000000
（5）原码=10000001反码=11111110补码=11111111
2、设[x]补=a0.a1a2…a6,其中a取0或1，若要x>—0.5，求a0,a1,a2,…,a6的取值。
解：
[-0.5]补=1100000
若x>-0.5
0
a0=
1
a1=1
0
a2…a6=
1
3、正规化数与负有一个字长为32位的浮点数，阶码10位，用移码表示；尾数22位，用补码表示；基数为2。
请写出。
（1）最大数的二进制表示，
（2）最小数的二进制表示，
（1）1，11111111101111，1111，1111，1111，1111，1
（2）1，11111111110000，1111，1111，1111，1111，1
4、将下列十进制数表示成浮点规格化数，阶码3位，用补码表示；尾数9位，用补码表示。
（1）27/64
（2）—27/64
（1）101011011000
（2）101100101000
5、x和y，用变形补码计算x+y，同时指出结果是否溢出。
（1）x=0.11011y=0.00011
[X]补=0.11011[Y]补=0.00011
[X]补00.11011
+[Y]补00.00011
[X]补+[Y]补00.11110结果未溢出
（2）x=0.11011y=—0.10101
[x]补=00.11011
+[y]补=11.01011
[x+y]补=00.00110
所以，x+y=0.00110
（3）x=—0.10110y=—0.00001
[x]补=11.01010
+[y]补=11.11111
[x+y]补=11.01001
所以，x+y=-0.10111
6、求十进制数-113的原码表示，反码表示，补码表示和移码表示（用八位二进制表示，并设最高位为符号位，真值为7位）。
原码11110001
反码10001110
补码10001111
移码00001111
7、已知：
X=0.1011,Y=－0.0101,求[X/2]补,[X/4]补[－X]补及[Y/2]补,[Y/4]补[－Y]补
解：
[X]补=0.1011[X/2]补=0.01011
[X/4]补=0.001011[－X]补=1.0101
[Y]补=1.1011[Y/2]补=1.11011
[Y/4]补=1.111011[－Y]补=0.0101
8、数字长8位（含1位符号位），若机器数为81（十六进制），当它分别表示原码、补码、反码和移码时，等价的十进制数分别是多少？
原码：
-1，补码：
-127，反码：
-126，移码：
+1。
9、已知[N1]补=（011011）2,[N2]补=（101101）2,求[N1]补,[N2]补具有的十进制数值。
解:
[N1]补=（011011）2利用补码与真值换算公式,得
N1=0×25+1×24+1×23+0×22+1×21+1×20=27
[N2]补=（101101）2
所以N2=1×25+0×24+1×23+1×22+0×21+1×20=-19
10、若浮点数X的二进制存储格式为（41360000）16，求其32位浮点数的十进制值。
解：
将16进制数展开后，可得二进制格式为
01000001001101100000000000000000
↑
S阶码8位尾数23位
指数e=阶码-127=10000010-01111111=00000011=（3）10
包括隐藏位1的尾数1.M=1.01101100000000000000000=1.011011
于是有X=（-1）S×1.M×2e=+（1.011011）×23=+1011.011=（11.375）10
习题三
1、设有一个具有20位地址和32位字长的存储器，问：
（1）该存储器能存储多少字节的信息？
（2）如果存储器由512K×8位SRAM芯片组成，需要多少片？
（3）需要多少位地址做芯片选择？
解：
（1）存储单元数：
220=1024*1024=1M
1B=8bit32/8=4（B）1M*4B=4MB
该存储器能存储4MB的信息
（2）（1024*1024*32）/（512*1024*8）=8
如果存储器由512K×8位SRAM芯片组成，需要8片。
（3）
因为219=512K，即芯片片内地址线19位，存储器容量为1M,地址线为20位，需1位地址线作芯片片选选择（CS），用A19选第1个模块，用A19选第2个模块。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：
（1）若每个模块板为1024K×64位，共需要几个模板块？
（2）每个模板块内共有多少DRAM芯片？
（3）主存共需多少DRAM芯片？
CPU如何选择各模块板？
解：
（1）（226*64）/（1024K*64）=64
答：
若每个模块板为1024K×64位，共需要64个模板块
（2）（1024K*64）/（256K*16）=16
答：
每个模板块内共有16个DRAM芯片
（3）（226*64）/（256K*16）=1024
答：
主存共需1024个DRAM芯片？
CPU如何选择各模块板
3、用16K×8位的DRAM芯片构成64K×32位的存储器，要求：
（1）共需16K×8位的DRAM芯片。
解：
根据题意存储器总容量为64K*32=256KB，故地址线共需18位。
现使用16K*8位的DRAM芯片，共需（64K*32）/（16K*8）=16（片）。
4、一个1024K×32位的存储器，由128K×8位的DRAM芯片构成。
问：
（1）总共需要多少DRAM芯片？
DRAM芯片容量为128K×8位=128KB
存储器容量为1024K×32位=1024K×4B=4096KB
所需芯片数4096KB÷128KB=32片
（2）采用异步刷新方式，如单元刷新间隔补超过8ms，则刷新信号周期是多少？
解：
对于128K×8位的DRAM片子，选择一行地址进行刷新，取刷新地址A8—A0，则8ms内进行512个周期的刷新。
按此周期数，512×4096=128KB，对一行上的4096个存储元同时进行刷新。
采用异步刷新方式刷新信号的周期为8ms÷512=15.6μs
5、要求用256K×16位的SRAM芯片设计1024K×32位的存储器，SRAM芯片有两个控制器：
当CS有效时，该片选中。
当W/R=1时执行读操作，当W/R=0时执行写操作。
总共需要多少SRAM芯片?
解：
（1024K*32）/（256K*16）=8（片）
答：
共需要8片SRAM芯片
6、设有一个具有20位地址和32位字长的存储器，问：
（1）该存储器能存储多少个字节的信息？
应为32位字长为4B，220=1M=1024K,存储器容量为220×4B=4MB，可存储4M字节的信息
（2）如果存储器由512K×8位SRAM芯片组成，需要多少片？
SRAM芯片容量为512K×8位=512KB=0.5MB
所需芯片数目为：
4MB÷0.5MB=8片
（3）需要多少位地址作芯片选择？
因为219=512K，即芯片片内地址线19位，存储器容量为1M,地址线为20位，故需1位地址线作芯片片选选择（CS），用A19选第1个模块，用A19选第2个模块。
7、用16K×16位的DRAM芯片构成64K×32位存储器。
问需要多少个这样的DRAM芯片？
画出该存储器的组成逻辑框图。
所需芯片总数（64K×32）÷（16K×16）=8片因此存储器可分为4个模块，每个模块16K×32位，各模块通过A15、A14进行2：
4译码
图C3.2
8、DRAM存储器为什么要刷新？
DRAM存储元是通过栅极电容存储电荷来暂存信息。
由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。
为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。
9、主存储器的性能指标有哪些？
含义是什么？
主存储器的性能指标有存储容量、存取时间、存储周期和存储器带宽。
在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。
存取时间又称存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期是指连续启动两次读操作所需间隔的最小时间。
存储器带宽是单位时间里存储器所存取得信息量。
10、什么是闪速存储器？
它有哪些特点?
闪速存储器是高密度、非易失性的读/写半导体存储器。
从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。
因而它是一种全新的存储器技术。
闪速存储器的特点：
（1）固有的非易失性，
（2）廉价的高密度，（3）可直接执行，（4）固态性能。
习题四
1、何谓RISC？
何谓CISC？
简化指令系统计算机简称RISC；复杂指令系统计算机简称CISC.
2、什么叫指令？
什么叫指令系统？
指令是机器所能领会的一组编排成特定格式的代码串，它要求机器在一个指令周期内，完成一组特定的操作。
一台计算机中所有机器指令的集合，称为这台计算机的指令系统。
3、数字计算机如何分类？
分类的依据是什么？
数字计算机可分为专用计算机和通用计算机，专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
4、假设某计算机指令长度为20位，具有双操作数、单操作数、无操作数三类指令格式，每个操作数地址规定用6位表示。
问：
若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，在此情况下，这台计算机最多可以设计出多少条单操作数指令？
解：
由于设定全部指令采用8位固定的OP字段，故这台计算机最多的指令条数为28=256条。
因此最多还可以设计出（256-m-n）条单操作数指令。
5、指令格式结构如下所示，试分析指令格式及寻址方式特点。
15107430
OP
—
目标寄存器
源寄存器
（1）单子长二地址指令。
（2）操作码字段OP可以指定26=64条指令。
（3）源和目标都是通用寄存器（可分别指定32个寄存器），所以是RR型指令，两个操作数均在寄存器中。
（4）这种指令结构常用于算术逻辑类指令。
6、指令格式结构如下所示，试分析指令格式及寻址方式特点。
15107430
OP
—
目标寄存器
源寄存器
偏移量（16位）
（1）双字长二地址指令，用于访问存储器，。
操作码字段可指定64种操作。
（2）RS型指令，一个操作数在通用寄存器（共16个），另一个操作数在主存中。
（3）有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16个）内容加上位移量。
7、指令格式结构如下所示，试分析指令格式寻址方式特点。
1512119865320
OP
寻址方式
寄存器
寻址方式
寄存器
源地址目标地址
（1）OP字段指定16种操作
（2）单字长二地址指令
（3）每个操作数可以指定8种寻址方式
（4）操作数可以是RR型、RS型、SS型
8、指令格式如下所示，OP为操作码字段，试分析指令格式特点
15107430
OP
源寄存器
基值寄存器
位移量（16位）
（1）双字长二地址指令，用于访问存储器
（2）操作码字段OP为六位，可以指定64种操作
（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基址寄存器和位移量决定），所以是RS型指令。
9、指令格式如下所示，OP为操作码字段，试分析指令格式特点
15107430
OP
----------
源寄存器
基址存储器
位移量（16位）
（1）双字长二地址指令，用于访问存储器
（2）操作码字段OP为六位，可以指定64种操作
（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基址寄存器和位移量决定），所以是RS型指令。
10、什么是RISC？
RISC指令系统的特点是什么？
简化指令系统计算机简称RISC。
RISC指令系统的特点是：
（1）选取使用频率最高的一些简单指令，指令条数少；
（2）指令长度固定，指令格式种类少，寻址方式种类少；
（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。
习题五
1、请在括号内天如适当答案。
在CPU中：
（1）保存当前正在执行的指令的寄存器是__指令寄存器_____；
（2）保存当前正在执行的指令地址的器存器是_地址寄存器；（3）算术逻辑运算结果常放在__累加寄存器__和__状态条件寄存器_。
2、什么是微操作
指在指令执行过程中，要求每个部件所完成的基本操作
3、数据传输率？
数据传输率是指单位时间存储器读/写的二进制信息量。
4、假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器容量。
（80*3+1）*32/8=964（B）
5、计算机的5大功能？
（1）输入输出功能
（2）记忆功能
（3）计算功能
（4）判断功能
（5）自我控制功能
6、说明CPU中的主要寄存器。
（1）指令寄存器（IR）
（2）程序计数器（PC）
（3）地址寄存器（AR）
（4）缓冲寄存器（DR）
（5）累加寄存器（AC）
（6）状态条件寄存器（PSW）
7、什么是CISC？
CISC指令系统的特点是什么？
CISC是复杂指令系统计算机的英文缩写。
其特点是：
（1）指令系统复杂庞大，指令数目一般多达2、3百条。
（2）寻址方式多
（3）指令格式多
（4）指令字长不固定
（5）可访存指令不加限制
（6）各种指令使用频率相差很大
（7）各种指令执行时间相差很大
（8）大多数采用微程序控制器
8、什么是并行处理？
并行处理是使计算机的各个操作（如读/写存储器，算术或逻辑运算，I/O操作）能同时进行，从而大大提高了计算机的速度。
并行性有着两种含义：
一是同时性，指两个以上事件在同一时刻发生；一是并发性，指两个以上事件在同一时间间隔内发生。
9、简述CPU的主要功能。
（1）指令控制程序的顺序控制，称为指令控制。
（2）操作控制CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而控制这些部件按指令的要求进行动作。
（3）时间控制对各种操作实施时间上的控制，称为时间控制。
（4）数据加工对数据进行算术运算和逻辑运算处理，完成数据的加工处理。
10、请说明指令周期、机器周期、时钟周期之间的关系。
指令周期是完成一条指令所需的时间。
包括取指令、分析指令和执行指令所需的全部时间。
机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。
时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。
一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。
习题六
1、比较单总线、双总线、三总线结构的性能特点。
单总线的优点是允许I/O设备之间或I/O设备与内存之间直接交换信息，只需CPU分配总线使用权，不需要CPU干预信息的交换。
单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线负载很重，可能使其吞吐量达到饱和甚至不能胜任的程度。
双总线结构中，通道是计算机系统中的一个独立部件，使CPU的效率大为提高，并可以实现形式多样而更为复杂的数据传送。
双总线的优点是以增加通道这一设备为代价的，通道实际上是一台具有特殊功能的处理器，所以双总线通常在大、中型计算机中采用。
在三总线系统中，任一时刻只使用一种总线，但若使用多入口存储器，内存总线可与DMA总线同时工作，此时三总线系统可以比单总线系统运行得更快。
但是三总线系统中，设备到设备不能直接进行信息传送，而必须经过CPU或内存间接传送，所以三总线的工作效率较低。
2、说明总线结构对计算机系统性能的影响。
（1）最大存储容量
单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。
双总线系统中，存储容量不会受到外围设备数量的影响
（2）指令系统
双总线系统，必须有专门的I/O指令系统
单总线系统，访问内存和I/O使用相同指令
（3）吞吐量
总线数量越多，吞吐能力越大
3、用异步通信方式传送字符“A”和“8”，数据有7位，偶校验1位，起始位1位，停止位1位，请分别画出波形图。
解：
A的波形图：
0
1
0
0
0
0
0
1
0
1
8的波形图：
0
0
0
0
1
1
1
1
1
1
4、总线上挂两个设备，每个设备能收能发，还能从电气上和总线断开，画出逻辑图，并作简要说明。
数据总线
地址总线
控制总线
5、画出菊花链方式的优先级判决逻辑电路图。
BS
BR
………
-------
6、总线的一次信息传送过程大致分哪几个阶段？
分五个阶段：
总线请求，总线仲裁，寻址（目的地址），信息传送，状态返回（或错误报告）。
7、何谓总线仲裁？
一般采用何种策略进行仲裁，简要说明它们的应用环境。
连接到总线上功能模块有主动和被动两种形态。
主方可以启动一个总线周期，而从方只能响应主方的请求。
每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。
除CPU模块外，I/O功能模块也可以提出总线请求。
为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。
一般来说，采用优先级或公平策略进行仲裁。
在多处理器系统中对CPU模块的总线请求采用公平原则处理，而对I/O模块的总线请求采用优先级策略。
8、集中式仲裁有几种方式？
集中式仲裁有链式查询方式、计数器定时查询方式、独立请求方式。
9、一个计算机系统中的总线，大致分为哪几类？
一个计算机系统中的总线，大致分为三类：
（1）CPU内部连接各寄存器及运算部件之间的总线，称为内部总线。
（2）CPU同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线，称为系统总线。
（3）中、低速I/O设备之间互相连接的总线，称为I/O总线。
10、画出PCI总线结构框图。
说明三种桥的功能。
解：
图C11.2
桥在PCI总线体系结构中，起着重要的作用，它连接两条总线，使彼此间相互通信。
桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。
桥可以实现总线间的猝发式传送，可使所有的存取都按CPU的需要出现在总线上。
由上可见，以桥连接实现的PCI总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。
习题七
1、计算机的外围设备是指__D___。
A、输入/输出设备B、外存储器
C、输入/输出设备及外存储D、除了CPU和内存以外的其他设备
2、打印机根据印字方式可以分为_C_
升级会员 