集成电路封装与测试毕业设计论文.docx

集成电路封装与测试毕业设计论文.docx

《集成电路封装与测试毕业设计论文.docx》由会员分享，可在线阅读，更多相关《集成电路封装与测试毕业设计论文.docx（69页珍藏版）》请在冰豆网上搜索。

集成电路封装与测试毕业设计论文

毕业论文声明

本人郑重声明：

1．此毕业论文是本人在指导教师指导下独立进行研究取得的成果。

除了特别加以标注地方外，本文不包含他人或其它机构已经发表或撰写过的研究成果。

对本文研究做出重要贡献的个人与集体均已在文中作了明确标明。

本人完全意识到本声明的法律结果由本人承担。

2．本人完全了解学校、学院有关保留、使用学位论文的规定，同意学校与学院保留并向国家有关部门或机构送交此论文的复印件和电子版，允许此文被查阅和借阅。

本人授权大学学院可以将此文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本文。

3．若在大学学院毕业论文审查小组复审中，发现本文有抄袭，一切后果均由本人承担，与毕业论文指导老师无关。

4.本人所呈交的毕业论文，是在指导老师的指导下独立进行研究所取得的成果。

论文中凡引用他人已经发布或未发表的成果、数据、观点等，均已明确注明出处。

论文中已经注明引用的内容外，不包含任何其他个人或集体已经发表或撰写过的研究成果。

对本文的研究成果做出重要贡献的个人和集体，均已在论文中已明确的方式标明。

学位论文作者（签名）：

年月

关于毕业论文使用授权的声明

本人在指导老师的指导下所完成的论文及相关的资料（包括图纸、实验记录、原始数据、实物照片、图片、录音带、设计手稿等），知识产权归属华北电力大学。

本人完全了解大学有关保存，使用毕业论文的规定。

同意学校保存或向国家有关部门或机构送交论文的纸质版或电子版，允许论文被查阅或借阅。

本人授权大学可以将本毕业论文的全部或部分内容编入有关数据库进行检索，可以采用任何复制手段保存或编汇本毕业论文。

如果发表相关成果，一定征得指导教师同意，且第一署名单位为大学。

本人毕业后使用毕业论文或与该论文直接相关的学术论文或成果时，第一署名单位仍然为大学。

本人完全了解大学关于收集、保存、使用学位论文的规定，同意如下各项内容：

按照学校要求提交学位论文的印刷本和电子版本；学校有权保存学位论文的印刷本和电子版，并采用影印、缩印、扫描、数字化或其它手段保存或汇编本学位论文；学校有权提供目录检索以及提供本学位论文全文或者部分的阅览服务；学校有权按有关规定向国家有关部门或者机构送交论文的复印件和电子版，允许论文被查阅和借阅。

本人授权大学可以将本学位论文的全部或部分内容编入学校有关数据库和收录到《中国学位论文全文数据库》进行信息服务。

在不以赢利为目的的前提下，学校可以适当复制论文的部分或全部内容用于学术活动。

论文作者签名：

日期：

指导教师签名：

日期：

毕业设计（论文）

集成电路封装与测试

摘要

IC封装是一个富于挑战、引人入胜的领域。

它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。

封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。

按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。

封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。

媒介传输与检测是CPU封装中一个重要环节，检测CPU物理性能的好坏，直接影响到产品的质量。

本文简单介绍了工艺流程，机器的构造及其常见问题。

关键词：

封装媒介传输与检测工艺流程机器构造常见问题

Abstract

ICpackagingisachallengingandattractivefield.Itistheintegratedcircuitchipproductionafterthecompletionofanindispensableprocesstoworktogetherisabridgedevicetothesystem.Packagingoftheproductionofmicroelectronicproducts,qualityandcompetitivenesshaveagreatimpact.Underthecurrentpopularviewoftheinternationalcommunitybelievethattheoverallcostofmicroelectronicdevices,thedesignofathird,accountingforonethirdofchipproduction,packagingandtestingandalsoaccountedforathird,itisThereareone-thirdoftheworld.Packagingresearchatthegloballevelofdevelopmentissorapid,anditfacesthechallengesandopportunitiessincetheadventofelectronicproductshasneverbeenencounteredbefore;packagetheissuesinvolvedasmanyasbroad,butalsoinmanyotherfieldsrare,itneedstoprocessfromthematerial,frominorganictopolymers,fromthecalculationoflarge-scaleproductionequipmentandsomanyseemtohavenomechanicalconnectionoftheconcertedeffortsoftheexpertsisaverystrongcomprehensivenewhigh-techsubjects.

MediatransmissionanddetectionCPUpackageisanimportantpartoftestingthephysicalpropertiesofthemixedCPU,adirectimpactonproductquality.Thispaperdescribesasimpleprocess,thestructureofthemachineanditscommonproblems.

Keyword:

PackagingMediatransmissionanddetection

TechnologyprocessConstructionmachineryFrequentlyAskedQuestions

第一章引言5

1.1集成电路封装定义和分类5

1.2集成电路的封装技术的发展7

第二章封装测试流程概述13

2.1封装13

2.2测试14

2.3finish14

第三章媒介传输与检测设备15

3.1适用范围15

3.2流程要求16

3.2.1流程说明19

3.2.2所需设备20

3.2.3所需物料20

3.2.4设施要求20

3.2.5工艺、设备和产品参数21

3.3设备说明23

3.3.1设备结构23

3.3.2设备控制31

3.3.3设备启动与停机35

3.4.1常见问题处理38

第四章结论39

谢辞40

第一章引言

1.1集成电路封装定义和分类

IC封装是一个富于挑战、引人入胜的领域。

它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。

封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。

按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。

封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。

     什么是集成电路封装（electronicpackaging）?

封装最初的定义是：

保护电路芯片免受周围环境的影响（包括物理、化学的影响）。

所以，在最初的微电子封装中，是用金属罐（metalcan）作为外壳，用与外界完全隔离的、气密的方法，来保护脆弱的电子元件。

但是，随着集成电路技术的发展，尤其是芯片钝化层技术的不断改进，封装的功能也在慢慢异化。

通常认为，封装主要有四大功能，即功率分配、信号分配、散热及包装保护，它的作用是从集成电路器件到系统之间的连接，包括电学连接和物理连接。

目前，集成电路芯片的I/O线越来越多，它们的电源供应和信号传送都是要通过封装来实现与系统的连接；芯片的速度越来越快，功率也越来越大，使得芯片的散热问题日趋严重；由于芯片钝化层质量的提高，封装用以保护电路功能的作用其重要性正在下降。

电子封装的类型也很复杂。

从使用的包装材料来分，我们可以将封装划分为金属封装、陶瓷封装和塑料封装；从成型工艺来分，我们又可以将封装划分为预成型封装（pre-mold）和后成型封装（post-mold）；至于从封装外型来讲，则有SIP（singlein-linepackage）、DIP（dualin-linepackage）、PLCC（plastic-leadedchipcarrier）、PQFP（plasticquadflatpack）、SOP（small-outlinepackage）、TSOP（thinsmall-outlinepackage）、PPGA（plasticpingridarray）、PBGA（plasticballgridarray）、CSP（chipscalepackage）等等；若按第一级连接到第二级连接的方式来分，则可以划分为PTH（pin-through-hole）和SMT（surface-mount-technology）二大类，即通常所称的插孔式（或通孔式）和表面贴装式

1.2集成电路的封装历程

从80年代中后期开始电子产品正朝着、便携式，小型化、网络化和多媒体化方向发展，这种市场需求。

对电路组装技术提出了相应的要求：

单位体积信息的提（高密度化）单位时间处理速度的提高（高速化）为了满足这些要求：

势必要提高电路组装的功能密度，这就成为了促进蕊片封装技术发展的最重要的因素。

一、快过时的PDIP/SOP/QFP封装

数十年来，芯片封装技术一直追随着lC的发展而发展，一代IC就有相应一代的封装技术相配合.而SMT（SurfaceMountTectlfqology，表面组装技术）的发展.更加促进芯片封装技术不断达到新的水平。

六、七十年代的中、小型规模IC，曾大量使用T0型封装，后来又开发出DIP、PDIP（如图1）.并成为这个时期的主导产品形式；

八十年代出现了SMT。

相应的lC封装形式开发出适于表面贴装短引线或无引线的LCCC、PLcC、SOP等结构。

在此基础上，经十多年研制开发的QFP（QuadFlatPackage，扁平封装）不但解决了LSl的封装问题。

而且适于使用SMT在PCB或其他基板上表面贴装。

使QFP终于成为SMT主导电子产品并延续至今（图2）。

QFP四面有欧翘状引脚，I/O引线数要比两面有欧翘状引脚SOP多得多。

为了适应电路组装密度的进一步提高。

QFP的引脚间距目前已从1.27mm发展到了O3ram。

由于引脚间距不断缩小。

I/0数不断增加。

封装体积也不断加大，给电路组装生产带来了许多困难，导致成品率下降和组装成本的提高。

另方面由于受器件引脚框架加工精度等制造技术的限制.03mm已是QFP引脚间距的极限，这都限制了组装密度的提高。

0.5mm引脚间距、304条引脚的QFP已经是目前电子封装生产所能制造QFP封装的最大值.若要容纳更多的引脚，只有寻找更新的封装技术手段.种种迹象表明QFP封装的发展已走到了尽头。

二、现在热用的BGA/CSP/QFN封装

技术的发展绝不会因为上述困难就停滞不前，于是一种先进的芯片封装BGA（BallGridArray.球栅阵列）出现来应对上述挑战。

它的I/O引线以圆形或柱状焊点按阵列形式分布在封装下面.引线间距大，引线长度短，这样BGA消除了精细间距器件中由于引线而引起的共面度和翘曲的问题。

BGA技术的优点是可增加I/O数和间距，消除QFP技术的高I/0数带来的生产成本和可靠性问题。

如图3所示的NVIDIA公司最新的GeForce图形芯片（GPU）体现了当前工程技术的最高成就，相信看到芯片照片上那1144个焊球的人都会惊叹不已。

BGA一出现便成为CPU、图形芯片、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。

概括起来，和QFP相比，BGA的优点主要有以下几点：

（1）I/O引线间距大（如1.O,1.27毫米），可容纳的I/O数目大（如1.27毫米间距的BGA在25毫米边长的面积上可容纳350个I/O，而O.5毫米间距的QFP在40毫米边长的面积上只容纳304个I/O）。

（2）封装可靠性高（不会损坏引脚）。

焊点缺陷率低（<1ppm/焊点）,焊点牢固。

（3）管脚水平面同一性较QFP容易保证，因为焊锡球在溶化以后可以自动补偿芯片与PCB之间的平面误差。

（4）回流焊时，焊点之间的张力产生良好的自对中效果，允许有50％的贴片精度误差。

（5）有较好的电特性，由于引线短，导线的自感和导线间的互感很低，频率特性好。

（6）能与原有的SMT贴装工艺和设备兼容。

原有的丝印机、贴片机和回流焊设备都可使用。

BGA的兴起和发展尽管解决了QFP面临的困难。

但它仍然不能满足电子产品向更加小型、更多功能、更高可靠性对电路组件的要求，也不能满足硅集成技术发展对进一步提高封装效率和进一步接近芯片本征传输速率的要求，所以更新的封装CSP（ChipSizePackage．芯片尺寸封装）又出现了。

它的英文含义是封装尺寸与裸芯片相同或封装尺寸比裸芯片稍大。

日本电子工业协会对CSP规定是芯片面积与封装尺寸面积之比大于80％。

CSP与BGA结构基本一样，只是锡球直径和球中心距缩小了、更薄了，这样在相同封装尺寸时可有更多的I／0数，使组装密度进一步提高。

可以说CSP是缩小了的BGA。

图4展示的是行业领先内存厂商K_flgmax生产的基于CSP封装技术的内存芯片。

CSP之所以受到极大关注，是由于它提供了比BGA更高的组装密度。

而比采用倒装片的板极组装密度低。

但是它的组装工艺却不像倒装片那么复杂，没有倒装片的裸芯片处理问题，基本上与SMT的组装工艺相一致，并且可以像SMT那样进行预测和返工。

正是由于这些无法比拟的优点，才使CSP得以迅速发展并进入实用化阶段。

目前日本有多家公司生产CSP。

而且正越来越多地应用于移动电话、数码录像机、笔记本电脑等产品上。

从CSP近几年的发展趋势来看，CSP将取代QFP成为高I／O引线IC封装的主流。

近几年来，QFN封装（QuadFlatNo—lead，方形扁平无引脚封装）由于具有良好的电和热性能、体积小、重量轻，其应用正在快速增长。

采用微型引线框架的QFN封装称为MLF封装（MicroLeadFrame一微引线框架），QFN封装和CSP（ChipSizePackage，芯片尺寸封装）有些相似，但元件底部没有焊球。

封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周有实现电气连接的导电焊盘，如图5所示。

由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。

此外，它还通过外露的引线框架焊盘提供了出色的散热性能，该焊盘具有直接散热通道，用于释放封装内的热量。

通常将散热焊盘直接焊接在电路板上，并且PCB中的散热过孔有助于将多余的功耗扩散到铜接地板中，从而吸收多余的热量。

由于体积小、重量轻，加上杰出的电性能和热性能，这种封装特别适合任何一个对尺寸、重量和性能都有要求的应用。

我们以32引脚QFN与传统的28引脚PLCC封装相比为例，面积（5mm×5mm）缩小了84％，厚度（0.9mm）降低了80％，重量（0.06g）减轻了95％，电子封装寄生效应也降低了50％。

所以非常适合应用在手机、数码相机、PDA以及其它便携小型电子设备的高密度印刷电路板上。

图6是一个24引脚QFN与一枚硬币尺寸的比较。

三、以后的封装-MCM封装。

为了适应目前电路组装高密度要求，芯片封装技术的发展正日新月异，各种新技术、新工艺层出不穷。

最新出现的CSP更是使裸芯片尺寸与封装尺寸基本相近，这样在相同封装尺寸时可有更多的I/0数。

使电路组装密度大幅度提高。

但是人们在应用中也发现。

无论采用何种封装技术后的裸芯片，在封装后裸芯片的性能总是比未封装的要差一些。

于是人们对传统的混合集成电路（HlC）进行彻底的改变．提出了多芯片组件（MultiChipModtJle，即MCM）这种先进的封装模式。

它把几块IC芯片或CSP组装在一块电路板上，构成功能电路板，就是多芯片组件（如图7所示的带有八颗核心的IBMPower5处理器）。

它是电路组件功能实现系统级的基础。

随着MCM的兴起，使封装的概念发生了本质的变化，在80年代以前，所有的封装是面向器件的，而MCM可以说是面向部件的或者说是面向系统或整机的。

MCM技术集先进印刷电路板技术、先进混合集成电路技术、先进表面安装技术、半导体集成电路技术于一体，是典型的垂直集成技术，对半导体器件来说，它是典型的柔型封装技术，是一种电路的集成。

MCM的出现使电子系统实现小型化、模块化、低功耗、高可靠性提供了更有效的技术保障。

对MCM发展影响最大的莫过于lC芯片。

因为MCM高成品率要求各类lC芯片都是良好的芯片（KGD），而裸芯片无论是生产厂家还是使用者都难以全面测试老化筛选，给组装MCM带来了不确定因素。

CSP的出现解决了KGD问题。

CSP不但具有裸芯片的优点。

还可象普通芯片一样进行测试老化筛选，使MCM的成品率才有保证．大大促进了MCM的发展和推广应用。

目前MCM已经成功地用于大型通用计算机和超级巨型机中。

今后将用于工作站、个人计算机、医用电子设备和汽车电子设备等领域。

1992年至1996年MCM以11．1％的年递增率发展，2005年产值有可能突破110亿美元，21世纪初将进入全面实用化阶段，迎来MCM全面推广应用和电子设备革命的年代。

QFN的主要特点

QFN（QuadFlatNo—leadPackage，方形扁平无引脚封装）是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴的表面贴装芯片封装技术。

由于底部中央的大暴露焊盘被焊接到PCB的散热焊盘上，这使得QFN具有极佳的电和热性能。

QFN的主要特点有：

·表面贴装封装

·无引脚焊盘设计占有更小的PCB区域

·非常薄的元件厚度（<1mm），可以满足对空间有严格要求的应用

·非常低的阻抗、自感，可满足高速或者微波的应用

·具有优异的热性能，主要是因为底部有大面积散热焊盘

·重量轻。

适合便携式应用

·无引脚设计

QFN导电焊盘有两种类型：

全引脚封装（FullConnectingBar简称FCB）和引脚缩回封装（HalfEtchConnectingBar）简称-HECB，也称为Lead

PulIbackpackages）。

全引脚封装为整个引脚厚度可从器件的四边观察到。

引脚缩回封装具有底部半蚀刻引脚结构，引脚厚度只有一半暴露在封装的四边，而引脚的底部被蚀刻掉，被一种塑料混合物充填。

从各个角度显示QFN全引脚和引脚缩回封装的示意图。

第二章封装测试流程概述

2.1封装

TRDI

存放DIE

SUBMAK

打2DMARK

APL

物料转移

NGCAM

贴DIE

DFLUX

清洗助焊

EPOXY

点胶

EPOXY

TRDI（tapreceivedieintergraty）这是一个存放芯片的站点。

所有的芯片都要经过这里，从芯片的接受和到芯片的放出，都是在这里进行的，它的主要作用就是管理芯片。

还有就是可以把相同产品的小卷芯片合成大卷的芯片，这样做就是为了生产的方便。

SUBMARK，LASERMARK是用于标记的。

基片标记，目的是给生产制造提供SLI追踪信息。

不同的产品的标记可能是黑色，灰色，铜标记中的一种。

前道标记作用：

1.当前道信息不存在或者被散热盖覆盖时，将产品的信息以二维码和人可识别的文字的方式做生产追踪信息。

2.给商标和版权信息留出空位，这个标记总是打在散热盖上面。

。

APL（automaticpackageloading）CTL（carriertrayloader）它们的作用都是一样的都是物料转换，并且机器也是一样的。

不过它们的运用是相反的，APL是把基片从料盘中转移到carrier上面，而CTL是把carrier上的基片转移到料盘上。

NGCAM（nextgenerationchipattachmodule）芯片的粘贴。

通过模版印刷和喷涂的方式在基片的贴装区域印制或者喷涂足够的助焊剂，然后读取基片表面上的2Dmatkix信息以跟踪基片。

在把芯片和基片精确的粘贴在一起然后通过回流焊接形成电连接。

在粘贴的时候会造成芯片贴歪的情况，造成这种情况的原因可能是助焊剂过多或者机器的数据不正确。

因此每天测助焊剂的厚度和收集数据时都要仔细，保证数据正常。

DEFLUX（deleteflux）去助焊剂。

这个站点的作用就是为了去除芯片回流以后残余在芯片和基片之间的助焊剂和为溶助焊剂，因为助焊剂和残余会减弱环氧树脂和芯片或基片之间的粘连，因此要去除助焊剂对芯片的危害。

EPOXY环氧树脂的注塑。

它分为EPOXY:

Underfill环氧注塑和EPOXY:

Cure

烘烤。

EPOXY:

Underfill就是把经过烘烤后的产品把环氧树脂注入到芯片和基片之间以保护焊接点。

而EPOXY:

Cure是固化环氧树脂，通过固化炉固化环氧树脂为芯片和基片之间的焊球提供结构化支撑。

下面是经过EPOXY过后是CPU如图：

环氧树脂的作用：

首先环氧树脂可以保护芯片免受环境影响，耐受机械振动和冲击，在此之前因为只有接触点连接作用，在环境（温度）变化或者收到冲击的时候，接触点很容易发生断裂现象，从而出现可靠性问题；其次环氧树脂可以减小芯片于基片间热膨胀失配的影响，起到缓冲的作用。

同时环氧树脂可以使得应力和应变再分配，减小芯片中心用四角部分凸点连接处应力和应变过于集中。

这样，环氧树脂作用下，元器件的可靠性可以得到提高。

通过环氧树脂的作用可以推断出来作为合格的环氧树脂填充料应至少具有以下的要求：

（1）填料无挥发性，否则可能导致机械失效。

（2）应尽可能减小以消除应力失配。

（3）为避免基片产生变形，固化温度要低。

因为高的固化温度不但可能引起基片的变形，还可能对芯片造成损坏。

（4）填料的粒子尺寸应小于倒装芯片于基片间的间隙。

（5）在填充温度下