数字式频率计.docx
《数字式频率计.docx》由会员分享,可在线阅读,更多相关《数字式频率计.docx(15页珍藏版)》请在冰豆网上搜索。
![数字式频率计.docx](https://file1.bdocx.com/fileroot1/2023-5/19/f93b46be-f8a6-44c3-ac76-aeaad0c29e84/f93b46be-f8a6-44c3-ac76-aeaad0c29e841.gif)
数字式频率计
HarbinInstituteofTechnology
课程设计说明书(论文)
课程名称:
电子技术课程设计
设计题目:
数字式频率计
院系:
自动化测试与控制系
班级:
1201101
设计者:
昌柯君
学号:
1120110129
指导教师:
陶隽源
设计时间:
2014年12月8日
哈尔滨工业大学
哈尔滨工业大学课程设计任务书
姓名:
昌柯君院(系):
自动化测试与控制系
专业:
电子测量计数班号:
1201101
任务起至日期:
2014年11月25日至2014年12月8日
课程设计题目:
数字式频率计
已知技术参数和设计要求:
基本要求:
1.被测信号为TTL脉冲信号。
2.显示的频率范围为00~99Hz。
3.测量精度为1Hz。
4.用LED数码管显示频率数值。
扩展部分:
输入信号为正弦信号或三角波信号,幅值为5V。
工作量:
(1)完成电路的分析与仿真。
(2)完成面包板电路的搭接、调试。
(3)完成电路的验收,并提交课程设计报告。
同组设计者及分工:
在电路的搭建之前,我和同组设计者杨彪分别进行了资料的查询和前期的准备工作。
在搭建过程中,我和他共同搭建了这个电路。
指导教师签字___________________
年月日
教研室主任意见:
教研室主任签字___________________
年月日
数字式频率计的设计
设计者:
杨彪昌柯君
内容提要:
频率计又称为频率计数器,是一种专门对被测信号频率进行测量的电子测量仪器。
频率计主要由四个部分构成:
时基(T)电路、输入电路、计数显示电路以及控制电路。
在传统的电子测量仪器中,示波器在进行频率测量时测量精度较低,误差较大。
频谱仪可以准确的测量频率并显示被测信号的频谱,但测量速度较慢,无法实时快速的跟踪捕捉到被测信号频率的变化。
正是由于频率计能够快速准确的捕捉到被测信号频率的变化,因此,频率计拥有非常广泛的应用范围。
在传统的生产制造企业中,频率计被广泛的应用在产线的生产测试中。
频率计能够快速的捕捉到晶体振荡器输出频率的变化,用户通过使用频率计能够迅速的发现有故障的晶振产品,确保产品质量。
在计量实验室中,频率计被用来对各种电子测量设备的本地振荡器进行校准。
在无线通讯测试中,频率计既可以被用来对无线通讯基站的主时钟进行校准,还可以被用来对无线电台的跳频信号和频率调制信号进行分析。
本文阐述了一个简单的数字频率计的设计。
关键字:
频率计计数逻辑控制锁存
已知技术参数和设计要求:
基本要求:
1.被测信号为TTL脉冲信号。
2.显示的频率范围为00~99Hz。
3.测量精度为1Hz。
4.用LED数码管显示频率数值。
扩展部分:
输入信号为正弦信号或三角波信号,幅值为5V。
器件清单:
计数器74LS90
LED数码管
显示译码器74LS48
锁存器74LS273
555定时器
集成单稳态触发器74LS123
与非门74LS00
若干电阻和电容
一、基本原理
数字频率计的主要功能是测量周期信号的频率。
频率是单位时间(1S)内信号发生周期变化的次数。
如果我们能在给定的1S时间内对信号波形计数,并将计数结果显示出来,就能读取被测信号的频率。
数字频率计首先必须获得相对稳定与准确的时间,同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号,然后通过计数器计算这一段时间间隔内的脉冲个数,将其换算后显示出来。
如果主门的开启时间为T,计数器累计的数字为N,见图
(1)。
则被测的频率为:
在本设计中,通过参数的调整,使得主门的开启时间恰好为1s,因此显示计数在
数值上恰好等于被测频率值。
图
(1)频率测量
二、系统组成
系统框图如图
(2)所示
图
(2)系统框图
三、电路设计
系统中功能电路分析:
1、时基电路
时基电路的电路图如图(3)所示。
其本质是由555定时器构成的多谐振荡器。
该振荡器能够产生可设定周期及高低脉冲时间的方波信号,作为整个电路的时钟基础信号。
图(3)时基电路
上升时间:
下降时间:
题设参数:
即上升时间为1s,下降时间为0.25s。
经计算,可取
,
,
,并在4号管脚与7号管脚之间串联一个滑动变阻器用来补偿由于器件自身误差而造成的充放电时间偏差,即可满足题设。
2、逻辑控制电路
逻辑控制电路的作用是提供计数器的计数信号和锁存器的锁存信号。
本部分电路由单稳芯片和相应的门电路组成,其主体为单稳态触发器芯片74LS123。
①锁存信号:
当时基电路信号下降沿到来时,74LS123内部的一号单稳态触发器功能被打开,产生一个短暂的上升沿脉冲信号给锁存器,使锁存器锁存主门的脉冲数。
同时,一号单稳态触发器向二号单稳态触发器提供一个短暂的脉冲信号。
②清零:
二号单稳态触发器接收一号单稳态触发器的脉冲信号,当下降沿到来时,二号触发器功能被打开,产生一个短暂的脉冲信号,接入计数器的清零端,使计数器完成清零功能。
电路图见图(4)。
图(4)由单稳态触发器构成的逻辑控制电路
3、闸门电路
闸门电路由与门组成。
由于实验器材中仅提供了与非门74LS00,因此采用两个与非门串联的方式构成与门。
与门有两个输入端和一个输出端,其中一个输入端接时基信号,另一个输入端接被测方波信号。
只有时基信号为高天平时,闸门功能被打开,被测信号才能通过闸门进入计数器,计数器计数时间就是闸门的开启时间。
4、计数电路
计数电路部分由两片级联的74LS90芯片构成,按十进制计数。
级联电路图如图(5)所示。
图(5)74LS90级联构成的百进制加法计数器
5、锁存电路
锁存器的工作是受单稳态触发器控制的(详细参见前述)。
如果在系统中不接锁存器,则显示器上的显示数字就会随计数器的状态不断变化。
锁存器在锁存脉冲的作用下,将门控信号周期内的计数结果存储起来,并隔离计数器对译码显示的作用。
6、显示译码电路
显示译码电路由中规模显示译码器74LS48及LED数码管组成。
锁存器将门控信号周期内的计数结果存储起来,把存储的状态送入共阴极译码器中进行译码,在显示器上得到稳定的计数显示。
五、部分电路仿真
1、时基电路
①电路仿真图
图(9)时基电路仿真图
②波形图
图(10)时基电路波形图
2、逻辑控制电路
①电路仿真图
图(11)逻辑控制电路仿真图
②锁存信号与时基信号逻辑波形图
图(12)锁存信号与时基信号逻辑波形图
③锁存信号与计数信号逻辑波形图
图(13)锁存信号与计数信号逻辑波形图
3、计数及锁存电路
、
图(14)计数及锁存电路仿真图
4、显示译码电路
由于3、4两部分的电路只有在控制端信号的作用下才能显示有效波形,因此不再单独罗列出来。
整体的仿真电路图见第六部分。
六、电路功能的仿真验证
系统总体电路图及仿真结果如下:
七.实验效果图
时基信号,秒脉冲
秒脉冲和输入信号
计数器清零信号和锁存器送数型号
计数器计数脉冲信号
8.实验心得体会
经过本次数字电路课程设计,首先我对实验所涉及的相关芯片有了更多更深的理解,其次,对课堂所学的相关理论知识进行实际设计乃至搭接实际的硬件的电路的操作的过程,让我对其中的理论的精髓、核心的把握更扎实,再次,我对理论与实际的联系与差距有了更深的认识,设计方案必须考虑全面,不仅要在理论上可行,还要考虑到实际环境的限制和影响,最后,在查找错误方面,对实际电路来说,不仅要从理论上找错误,还要有考虑到实际环境引起错误的意识,比如本次设计的调试过程中,经过反复的排查,最后发现是由于面包板接触不好,芯片没有接入电路导致达不到预期目的。