半导体器件物理复习施敏.docx

半导体器件物理复习施敏.docx

《半导体器件物理复习施敏.docx》由会员分享，可在线阅读，更多相关《半导体器件物理复习施敏.docx（9页珍藏版）》请在冰豆网上搜索。

半导体器件物理复习施敏

第一章

1、费米能级和准费米能级

费米能级：

不是一个真正的能级，是衡量能级被电子占据的几率的大小的一个标准，具有决定整个系统能量以及载流子分布的重要作用。

准费米能级：

是在非平衡状态下的费米能级，对于非平衡半导体，导带和价带间的电子跃迁失去了热平衡，不存在统一费米能级。

就导带和价带中的电子讲，各自基本上处于平衡态，之间处于不平衡状态，分布函数对各自仍然是适应的，引入导带和价带费米能级，为局部费米能级，称为“准费米能级”。

2、简并半导体和非简并半导体

简并半导体：

费米能级接近导带底（或价带顶），甚至会进入导带（或价带），不能用玻尔兹曼分布，只能用费米分布

非简并半导体：

半导体中掺入一定量的杂质时，使费米能级位于导带和价带之间

3、空间电荷效应

当注入到空间电荷区中的载流子浓度大于平衡载流子浓度和掺杂浓度时，则注入的载流子决定整个空间电荷和电场分布，这就是空间电荷效应。

在轻掺杂半导体中，电离杂质浓度小，更容易出现空间电荷效应，发生在耗尽区外。

4、异质结

指的是两种不同的半导体材料组成的结。

5、量子阱和多量子阱

量子阱：

由两个异质结或三层材料形成，中间有最低的

和最高的

，对电子和空穴都形成势阱，可在二维系统中限制电子和空穴

当量子阱由厚势垒层彼此隔开时，它们之间没有联系，这种系统叫做多量子阱

6、超晶格

如果势垒层很薄，相邻阱之间的耦合很强，原来分立的能级扩展成能带（微带），能带的宽度和位置与势阱的深度、宽度及势垒的厚度有关，这种结构称为超晶格。

7、量子阱与超晶格的不同点

a.跨越势垒空间的能级是连续的

b.分立的能级展宽为微带

另一种形成量子阱和超晶格的方法是区域掺杂变化

第二章

1、空间电荷区的形成机制

当这两块半导体结合形成p-n结时，由于存在载流子浓度差，导致了空穴从p区到n区，电子从n区到p区的扩散运动。

对于p区，空穴离开后，留下了不可动的带负电的电离受主，这些电离受主，没有正电荷与之保持电中性，所以在p-n结附近p区一侧出现了一个负电荷区。

同理，n区一侧出现了由电离施主构成的正电荷区，这些由电离受主和电离施主形成的区域叫空间电荷区。

2、理想p-n结

理想的电流-电压特性所依据的4个假设：

a.突变耗尽层近似b.玻尔兹曼统计近似成立

c.注入的少数载流子浓度小于平衡多数载流子浓度d.在耗尽层内不存在产生-复合电流

3、肖克莱方程（即理想二极管定律）

总电流之和

，其中

肖克莱方程准确描述了在低电流密度下p-n结的电流-电压特性，但也偏离理想情形，原因：

a耗尽层载流子的产生和复合b在较小偏压下也可能发生大注入c串联电阻效应d载流子在带隙内两个状态之间的隧穿表面效应

4、p-n结为什么是单向导电

在正向偏压下，空穴和电子都向界面运动，使空间电荷区变窄，电流可以顺利通过。

在反向偏压下，空穴和电子都向远离界面的方向运动，使空间电荷区变宽，电流不能流过，反向电压增大到一定程度时，反向电流将突然增大，电流会大到将PN结烧毁，表现出pn结具有单向导电性。

5、扩散电容和势垒电容

扩散电容：

p-n结正向偏置时所表现出的一种微分电容效应

势垒电容：

当p-n结外加电压变化时，引起耗尽层的电荷量随外加电压而增多或减少，耗尽层宽窄变化所等效的电容称为势垒电容。

6、击穿的机制

击穿仅发生在反向偏置下

a.热击穿：

在高反向电压下，反向电流引起热损耗导致结温增加，结温反过来又增加了反向电流，导致了击穿

b.隧穿:

在强电场下，由隧道击穿，使电子从价带越过禁带到达导带所引起的一种击穿现象

c.雪崩倍增：

当p-n结加的反向电压增加时，电子和空穴获得更大的能量，不断发生碰撞，产生电子空穴对。

新的载流子在电场的作用下碰撞又产生新的电子空穴对，使得载流子数量雪崩式的增加，流过p-n结的电流急剧增加，导致了击穿

6、同型异质结和反型异质结

同型异质结：

两种不同的半导体材料组成的结，导电类型相同

异型异质结：

两种不同的半导体材料组成的结，导电类型不同

8、异质结与常规的p-n结相比的优势

异质结注入率除了与掺杂比有关外，还和带隙差成指数关系，这点在双极晶体管的设计中非常关键，因为双极晶体管的注入比与电流增益有直接的关系，异质结双极晶体管（HBT）运用宽带隙半导体材料作为发射区以减小基极电流

第三章

1、肖特基二极管

肖特基二极管是一种导通电压降较低，允许高速切换的二极管，是利用肖特基势垒特性而产生的电子元件，一般为0.3V左右，且具有更好的高频特性

优点：

其结构给出了近似理想的正向I-V曲线，其反向恢复时间很短，饱和时间大为减少，开关频率高。

正向压降低，工作在0.235V

缺点：

其反向击穿电压较低及方向漏电流偏大

2、肖特基二极管和普通二极管相比

优：

开关频率高，正向电压降低缺：

击穿电压低，反向电流大

3、欧姆接触

欧姆接触定义为其接触电阻可以忽略的金属-半导体接触

它不产生明显的附近阻抗，而且不会使半导体内部的平衡载流子浓度发生显著的改变，重掺杂的p-n结可以产生显著的隧道电流，金属和半导体接触时，如果半导体掺杂浓度很高，则势垒区宽度变得很薄，电子也要通过隧道效应贯穿势垒产生相当大的隧道流，甚至超过热电子发射电流而成为电流的主要成分。

当隧道电流占主导地位时，它的接触电阻可以很小，可以用作欧姆接触。

制造欧姆接触的技术：

a.建立一个更重掺杂的表面层

b.加入一个异质结，附加一个小带隙层材料、同种类型半导体的高掺杂区

4、整流接触

肖特基势垒是指具有整流特性的金属-半导体接触面（形成阻挡层），如同二极管具有整流特性。

肖特基势垒相较于PN接面最大的区别在于具有较低的接面电压，以及在金属端具有相当薄的耗尽层宽度。

5、区别

金属-半导体接触的电流输运主要依靠多子，而p-n结主要依靠少数载流子完成电流输运

第四章

1、MIS的表面电场效应

当VG=0时，理想半导体的能带不发生弯曲，即平带状态，在外加电场作用下，在半导体表面层发生的物理现象，主要在载流子的输运性质的改变。

表面势及空间电荷区的分布随电压VG而变化。

归纳为三种情况：

积累，耗尽，反型。

对于p型半导体

多子积累：

当金属板加负电压时，半导体表面附近价带顶向上弯曲并接近于费米能级，对理想的MIS电容，无电流流过，所以费米能级保持水平。

因为载流子浓度与能量差呈指数关系，能带向上弯曲使得多数载流子（空穴）在表面积累

耗尽：

当施加小的正电压时，能带向下弯曲，多数载流子耗尽

反型：

施加更大的正电压，能带更向下弯曲，以致本征费米能级和费米能级在表面附近相交，此时表面的电子（少数载流子）数大于空穴数，表面反型

2、解释MIS的C-V曲线图

高低频的差异是因为少数载流子的积累

a.低频时，左侧为空穴积累时的情形，有大的半导体微分电容，总电容接近于绝缘体电容；当负电压降为零时，为平带状态；进一步提高正向电压，耗尽区继续扩展，可将其看作是与绝缘体串联的、位于半导体表面附近的介质层，这将导致总电容下降，电容在达到一个最小值后，随电子反型层在表面处的形成再次上升，强反型时，电荷的增量不再位于耗尽层的边界处，而是在半导体表面出现了反型层导致了大的电容。

b.高频时，强反型层在

处开始，一旦强反型发生。

耗尽层宽度达到最大，当能带弯曲足够大，使得

时，反型层就有效的屏蔽了电场向半导体内的进一步渗透，即使是变化缓慢的静态电压在表面反型层引发附加电荷，高频小信号对于少数载流子而言变化也是很快的。

增量电荷出现在耗尽层的边缘上

第五章

1、三种接法

共基、共射、共集

2、四种工作状态

放大：

发射极正偏，集电极反偏饱和：

都正偏

截止：

都反偏发向：

发射极反偏，集电极正偏

3、Kirk效应（基区展宽效应）

在大电流状态下，BJT的有效基区随电流密度增加而展宽，准中性基区扩展进入集电区的现象，称为Kirk效应

产生有效基区扩展效应的机构主要是大电流时集电结

侧耗尽区中可移动电荷中和离化的杂质中心电荷导致空间电荷区朝向远离发射结方向推移。

4、厄尔利效应（基区宽度调制效应）

当双极性晶体管（BJT）的集电极－发射极电压VCE改变，基极－集电极耗尽宽度WB-C（耗尽区大小）也会跟着改变。

此变化称为厄利效应

5、发射区禁带宽度变窄

在重掺杂情况下，杂质能级扩展为杂质能带，当杂质能带进入了导带或价带，并相连在一起，就形成了新的简并能带，使能带的状态密度发生变化，简并能带的尾部伸入禁带，导致禁带宽度减小，这种现象称为禁带变窄效应。

发射区禁带变窄使基区注入到发射区的空穴扩散电流增加，从而使电流增益减小。

6、提高开关性能速度的方法

a.引入与集电结并联的肖特基势垒箝位（减小来自集电区的少子注入）

b.缩短基区的少子寿命c.选择负载和偏置以使开态时不工作在饱和区

7、为什么选用n-p-n结构

由于电子的迁移率比空穴的迁移率高

第六章

1、短沟道效应

当源和漏的耗尽区可以与沟道长度相比拟时，缓变沟道的近似不在成立，这个二维电势分布会导致阈值电压随沟道长度的缩短而下降，亚阈值特性降级以及由于遂穿穿透效应而使饱和电流失效。

在沟道出现二维电势分布以及高电场，这些不同于长沟道MOS场效应晶体管特征的现象，统称为短沟道效应。

2、DIBL漏致势垒降低效应

当源和漏的耗尽层宽度约等于短沟道长度时，会产生穿通。

穿通的结果是漏源之间产生很大的漏电流。

产生穿通的原因是源端势垒降低通常称为DIBL。

当漏源相距很小时（即沟道长度足够短），漏极电压的增加将减小源端势垒，此势垒降低效应导致电流增加，此效应称为漏极导致势垒下降效应。

3、SOI（绝缘层上的硅）

MOSFET被制作在绝缘衬底上，如果沟道层为单晶硅，称为SOI。

SOI衬底的优点：

a.改善了MOSFET按比例缩小b.亚阈值摆幅得到改善c.埋氧层能减小对衬底的电容

d.提高电路的集成度e.消除了CMOS电路中闩锁现象

SOI缺点：

a.高芯片成本b.Kirk效应造成差的热导特性

4、TFT薄膜晶体管

MOSFET被制作在绝缘衬底上，如果沟道层为非晶或多晶硅时，称为薄膜晶体管TFT。

缺点：

电流有限且泄露电流较大。

5、SET（单电子晶体管）

单电子晶体管是用一个或几个电子就能记录信号的晶体管，体积可以做到非常小，可以到纳米尺度。

第七章

1、JFET结型场效应晶体管

JFET的电容是由耗尽层形成的，其本质上是一种电压控制电阻器，是由p-n结栅极、源极、漏极

定义：

JEFT是由p-n结栅极源极漏极构成的一种具有放大功能的三端有源器件。

工作原理就是通过电压改变沟道的导电性来实现对输出电流的控制。