卡诺图化简法.ppt

卡诺图化简法.ppt

《卡诺图化简法.ppt》由会员分享，可在线阅读，更多相关《卡诺图化简法.ppt（55页珍藏版）》请在冰豆网上搜索。

五逻辑函数的卡诺图化简法,关于“最小项”,第6章,返回,

（1）最小项定义,如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为该函数的一个标准积项，通常称为最小项。

3个变量A、B、C可组成8个最小项：

（2）最小项的表示方法,通常用符号mi来表示最小项。

下标i的确定：

把最小项中的原变量记为1，反变量记为0，当变量顺序确定后，可以按顺序排列成一个二进制数，则与这个二进制数相对应的十进制数，就是这个最小项的下标i。

3个变量A、B、C的8个最小项可以分别表示为：

第6章,（3）最小项的性质,性质1：

任意一个最小项，只有一组变量取值使其值为1,而在变量取其他各组值时这个最小项的值都是0。

第6章,（3）最小项的性质,性质2：

不同的最小项，使它的值为1的那一组变量取值也不同。

第6章,（3）最小项的性质,性质3：

任意两个不同的最小项的乘积必为0。

第6章,（3）最小项的性质,性质4：

全部最小项的和必为1。

第6章,变量ABC取值为001情况下，各最小项之和为1。

【因为其中只有一个最小项为1，其余全为0。

】,任何一个逻辑函数都可以表示成唯一的一组最小项之和，称为标准与或表达式，也称为最小项表达式。

第6章,（4）逻辑函数的最小项表达式,例如：

【表示法1】,【表示法2】,【表示法3】,【表示法4】,【表示法5】,最小项的若干表示方法,第6章,第6章,例：

将下列函数化为最小项之和的形式,添项,第6章,如果列出了函数的真值表，则只要将函数值为1的那些最小项相加，便是函数的最小项表达式。

已知真值表，写出函数的最小项之和的形式,将真值表中函数值为0的那些最小项相加，便可得到反函数的最小项表达式。

第6章,则由真值表可得如下逻辑表达式：

注意：

在n个变量的逻辑系统中，如果Y为i个最小项之和，则必为余下的（ni）个最小项之和。

（5）最小项的相邻性,任何两个最小项如果他们只有一个因子不同，其余因子都相同，则称这两个最小项为相邻最小项。

显然，m0与m1具有相邻性，而与不相邻，因为他们有两个因子不相同。

m3与m4也不相邻，而m3与m2相邻。

第6章,相邻的两个最小项之和可以合并成一项，并消去一个变量。

如：

对于有n个变量的逻辑函数，其最小项有2n个。

因此该逻辑函数的卡诺图由2n个小方格构成，每个小方格都满足逻辑相邻项的要求。

分别画出了二、三、四个变量的卡诺图。

2.卡诺图,基本知识,卡诺图是由美国工程师卡诺（Karnaugh）首先提出的一种用来描述逻辑函数的特殊方格图。

在这个方格图中，每一个方格代表逻辑函数的一个最小项，而且几何相邻（在几何位置上，上下或左右相邻）的小方格具有逻辑相邻性，即两相邻小方格所代表的最小项只有一个变量取值不同。

图三变量卡诺图,图四变量卡诺图,补充画卡诺图。

例8画出逻辑函数的卡诺图。

解：

卡诺图相邻性的特点保证了几何相邻两方格所代表的最小项只有一个变量不同。

因此，若相邻的方格都为1（简称1格）时，则对应的最小项就可以合并。

合并的结果是消去这个不同的变量，只保留相同的变量。

这是图形化简法的依据。

3.逻辑函数的卡诺图化简法,利用卡诺图化简逻辑函数的方法称为逻辑函数的卡诺图化简法。

综合上述概念，卡诺图具有下述性质：

性质1：

卡诺图中两个相邻1格的最小项可以合并成一个与项，并消去一个变量。

例：

右图为两个1格合并时消去一个变量的例子。

图中，m1和m5为两个相邻1格，则有：

再如：

性质2：

卡诺图中四个相邻1格的最小项，可以合并成一个与项，并消去两个变量。

例：

再如：

性质3：

卡诺图中八个相邻1格的最小项可以合并成一个与项，并消去三个变量。

综上所述，在n个变量卡诺图中，若有2k个1格相邻（k为0，1，2，n）,它们可以圈在一起加以合并，合并时可消去k个不同的变量，简化为一个具有（n-k）个变量的与项。

若k=n，则合并时可消去全部变量，结果为1。

用卡诺图化简法求最简与或表达式的步骤是：

（1）画出函数的卡诺图；

（2）合并最小项；（3）写出最简与或表达式。

2合并最小项。

把图中所有的1格都圈起来，相邻且能够合并在一起的1格圈在一个大圈中；,例用卡诺图化简法求逻辑函数的最简与或表达式,解：

1画出函数F的卡诺图。

对于在函数F的标准与或表达式中出现的那些最小项，在其卡诺图的对应小方格中填上1，其余方格不填；,3写出最简与或表达式。

对卡诺图中所画每一个圈进行合并，保留相同的变量，去掉互反的变量。

F=（m1+m3）+（m2+m3+m6+m7）,例10用卡诺图化简函数,解：

根据最小项的编号规则，得,将这四个最小项填入四变量卡诺图内,化简得,例11用卡诺图化简函数,解：

从表达式中可以看出此为四变量的逻辑函数，但是有的乘积项中缺少一个变量，不符合最小项的规定。

因此，每个乘积项中都要将缺少的变量补上：

则有,将这七个最小项填入四变量卡诺图内,化简得,提示,

（1）列出逻辑函数的最小项表达式，由最小项表达式确定变量的个数（如果最小项中缺少变量，应按例的方法补齐）。

（2）画出最小项表达式对应的卡诺图。

（3）将卡诺图中的1格画圈，一个也不能漏圈，否则最后得到的表达式就会与所给函数不等；1格允许被一个以上的圈所包围。

（4）圈的个数应尽可能得少。

即在保证1格一个也不漏圈的前提下，圈的个数越少越好。

因为一个圈和一个与项相对应，圈数越少，与或表达式的与项就越少。

（5）按照2k个方格来组合（即圈内的1格数必须为1，2，4，8等），圈的面积越大越好。

因为圈越大，可消去的变量就越多，与项中的变量就越少。

（6）每个圈应至少包含一个新的1格，否则这个圈是多余的。

（7）用卡诺图化简所得到的最简与或式不是唯一的。

练习：

判断正确与错误,正确,错误（多画一个圈）,例1,例2,错误（圈的面积不够大）,正确,例3,错误（圈的面积不够大）,正确,例4,错误（有一个圈无新的1格）,正确,4.具有无关项的逻辑函数的卡诺图化简法,什么是无关项,实际中经常会遇到这样的问题，在真值表内对应于变量的某些取值下，函数的值可以是任意的，或者说这些变量的取值根本不会出现。

例如：

一个逻辑电路的输入为8421-BCD码，显然信息中有六个变量组合（10101111）是不使用的，这些变量取值所对应的最小项称为无关项。

如果电路正常工作，这些无关项决不会出现，那么与这些无关项所对应的电路的输出是什么，也就无所谓了，可以假定为1，也可以假定为0。

无关项的意义在于，它的值可以取0或取1，具体取什么值，可以根据使函数尽量得到简化而定。

无关项的表示方法,在逻辑函数表达式中用表示无关项，例如，说明最小项m2、m4、m5为无关项；也用逻辑表达式表示函数中的无关项，例如说明所包含的最小项为无关项。

无关项在真值表或卡诺图中用来表示。

例用卡诺图化简逻辑函数,解：

该逻辑函数的卡诺图如下图所示。

对该图可以有两种化简方案：

化简结果为,化简结果为,阶段性小结,逻辑函数的化简有公式法和卡诺图化简法等。

公式法是利用逻辑代数的公式和规则（定理）来对逻辑函数化简，这种方法适用于各种复杂的逻辑函数，但需要熟练地运用公式和规则（定理），且具有一定的运用技巧。

卡诺图化简法简单直观，容易掌握，但变量太多时卡诺图太复杂，一般说来变量个数大于等于5时该法已不适用。

在对逻辑函数化简时，充分利用无关项可以得到更为简单的结果。

第6章,卡诺图化简的步骤,将给定的逻辑函数式化成最小项之和的形式或化成与或形式。

第6章,画卡诺图：

凡式中包含的最小项，其对应方格填1，其余方格填0。

合并最小项：

将满足2n个最小项相邻的1方格圈在一起，形成一个包围圈，对应该圈可以写成一个新的乘积项。

写出最简与或表达式：

将所有包围圈对应的乘积项相加。

画包围圈时应遵循的原则：

圈内方格数必须是2n个，n=0,1,2,相邻方格包括上下底相邻、左右边相邻和四角相邻。

同一方格可以被重用，但重用时新圈中一定要有新成员加入，否则新圈就是多余的。

每个圈内的方格数尽可能多，圈的总个数尽可能少。

注意:

包围圈的圈法可能不惟一，因此化简结果也可能不惟一。

第6章,6.5集成门电路,门电路是用以实现逻辑关系的电子电路。

正逻辑：

用高电平表示逻辑1，用低电平表示逻辑0负逻辑：

用低电平表示逻辑1，用高电平表示逻辑0在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管，电源电压是正值，一般采用正逻辑。

若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。

今后除非特别说明，一律采用正逻辑。

一、正逻辑与负逻辑,VI控制开关S的断、通情况。

S断开，VO为高电平；S接通，VO为低电平。

概述,二、逻辑电平,5V,0V,0.8V,2V,实际开关为晶体二极管、三极管以及场效应管等电子器件,逻辑电平,高电平UH：

输入高电平UIH输出高电平UOH低电平UL：

输入低电平UIL输出低电平UOL逻辑“0”和逻辑“1”对应的电压范围宽，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。

概述,利用二极管的单向导电性，相当于一个受外加电压极性控制的开关。

当uI=UIL时，D导通，uO=0.7=UOL开关闭合,二极管开关特性,假定：

UIH=VCC，UIL=0,当uI=UIH时，D截止，uo=VCC=UOH开关断开,双极型三极管输出特性,放大区：

发射结正偏，集电结反偏；ubeuT，ubcVT，ubcVT；深度饱和状态下，饱和压降UCEs约为0.2V。

双极型三极管开关特性,利用三极管的饱和与截止两种状态，合理选择电路参数，可产生类似于开关的闭合和断开的效果，用于输出高、低电平，即开关工作状态。

当uI=UIL时，三极管截止，uO=Vcc=UOH开关断开,假定：

UIH=VCC，UIL=0,当uI=UIH时，三极管深度饱和，uo=USEs=UOL开关闭合,分立元件门电路,一、二极管与门,Y=AB,分立元件门电路,二、二极管或门,Y=A+B,分立元件门电路,三、三极管非门,输入为低，输出为高；输入为高，输出为低。

利用二极管的压降为0.7V，保证输入电压在1V以下时，开关电路可靠地截止。

TTL集成门电路,TTL非门典型电路,一、74系列门电路,推拉式输出级作用：

降低功耗，提高带负载能力,TTL集成门电路,TTL与非门典型电路,区别：

T1改为多发射极三极管。

TTL集成门电路,TTL或非门典型电路,区别：

有各自的输入级和倒相级，并联使用共同的输出级。

TTL集成门电路,二、74S系列门电路,74S系列又称肖特基系列。

采用了抗饱和三极管，或称肖特基晶体管，是由普通的双极型三极管和肖特基势垒二极管SBD组合而成。

SBD的正向压降约为0.3V，使晶体管不会进入深度饱和，其Ube限制在0.3V左右，从而缩短存储时间，提高了开关速度。

抗饱和三极管,TTL集成门电路,三、TTL系列门电路,74：

标准系列；,74H：

高速系列；,74S：

肖特基系列；,74LS：

低功耗肖特基系列；74LS系列成为功耗延迟积较小的系列。

74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。

性能比较好的门电路应该是工作速度既快，功耗又小的门电路。

因此，通常用功耗和传输延迟时间的乘积（简称功耗延迟积）来评价门电路性能的优劣。

功耗延迟积越小，门电路的综合性能就越好。

74AS：

先进肖特基系列；,74ALS：

先进低功耗肖特基系列。

TTL集成门电路,74LS系列常用芯片,与门,或门,异或门,TTL集成门电路,TTL集成门电路,四、集电极开路的门电路（OC门）,“线与”,推拉式输出级并联,1.“线与”的概念,TTL集成门电路,普通的TTL门电路不能将输出端直接并联，进行线与。

解决这个问题的方法就是把输出极改为集电极开路的三极管结构。

OC门电路在工作时需外接上拉电阻和电源。

只要电阻的阻值和电源电压的数值选择得当，就可保证输出的高、低电平符合要求，输出三极管的负载电流又不至于过大。

2.OC门的电路结构和逻辑符号,TTL集成