EDA课程设计.docx

EDA课程设计.docx

《EDA课程设计.docx》由会员分享，可在线阅读，更多相关《EDA课程设计.docx（17页珍藏版）》请在冰豆网上搜索。

EDA课程设计

课程设计任务书

（2012~2013学年）

设计题目多功能数字钟

学院名称电气与自动化工程学院

专业（班级）自动化11—1班

姓名（学号）马周健（20111936）

起讫日期

指导教师刘春

系（教研室）负责人

下发任务书日期200年月日

摘要

本文是基于Altera公司出品Max+plusII软件以及相应的实验平台完成的多功能数字计时器实验，使我们清楚地了解到我们身边的数字表的功能是怎样实现的。

设计时采用了层次设计思想，功能逐级递加，并在封装时留有很多外围接口，以备增加其他新功能。

实验主要包含三个主体----时钟基本功能电路、闹钟电路、整点点报时电路，显示星期电路。

主体一：

主要涉及六十进制计数器、二十四进制计数器和七进制计数器，动态扫描和显示控制电路、分频器主要整点报时电路， 这些电路都是以模块封装好的，以便其他电路调用。

以计数器构成计时部件，通过分频器分出的1HZ脉冲计时，调用动态显示电路显示，通过整点报时电路控制蜂鸣器。

在计数器级联时采用内部同步外部异步的方式，但通过简单的改变达到了同步的效果而且比同步还可靠。

显示控制时为了节约资源采用动态原理，自编了VHDL语言的24选4数据选择器。

主体二：

主要涉及模60与模24计数器、显示控制电路、封装好的4片7485四位数据比较器，通过与主体一的数据比较器电路控制闹钟蜂鸣器。

关键字：

层次设计 多功能数字时钟 同步 整点报时 闹钟 星期显示电路  。

Abstract

ThistextisaccordingtoAlteracompany’sMax+plusII software and homologous experiment terrace completed multi-function number timer experiment, make us clearly understand the function of number form how carry out. 

While designing we adopted the layer designs thought, the function pursues class gradually increase, and stay a lot of outer circles to connect while sealing to pack to fully increase other new functions. The experiment mainly includes three corpuses----The clock basic function electric circuit, alarm clock electric circuit, ten thousand calendar electric circuits. 

Corpus one:

 Mainly involve a mold 60 with mold 24 count machine, dynamic state to show a control electric circuit, cent repeatedly machine , a little bit whole tell the time electric circuit.

These electric circuits are all packed with mold piece okay, for the purpose of other electric circuits adjust to use. With count machine composing to account parts, pass a cent repeatedly the machine divides of when the 1 HZ pulse accounts adjust to show that the electric circuit suggests and passes a little bit whole buzzer that tell the time an electric circuit control with the dynamic state. BE counting the way that the machine class adopted synchronously external different step in the inner part while uniting, but came to a synchronous effect through a simple change and than synchronously returned credibility. While showing a control for economizing a resources adoption dynamic state principle, from wove VHDL language of 24 choose 4 data selectors. 

Corpus two:

 Mainly involve a mold 60 with mold 24 count  machine, show control electric circuit, 14-7 together or door. With mold 60 with mold 24 count machine composing in fixed time with saving electric circuit, adjust to show control electric circuit to suggest with the dynamic state, pass 14-7 together or door and follow-up and door control buzzer. 

Corpus three:

 Mainly involve a mold 100, mold 12 with mold 30 count a machine, dynamic state to show electric circuit. With count the machine composing accounts parts, adjust to show that the electric circuit shows with the dynamic state. 

Finally because of too many switch involving in the function, we adopted 2 kinds to reply to use principle and gave 2 kinds reply to use thought. 

Key word:

 The layer designs、multi-function digital clock、Synchronous、 

 A little bit whole tell the time, alarm clock.

引言

目前市场上提供的无论是机械钟还是石英钟在晚上无照明的情况下都是不可见的。

要知道当前的时间，必须先开灯，故较为不便。

现在市场上出现了这样一类的电子钟，它以LED数码管来显示时分秒，与传统的以指针显示秒的方式不同，而且这类电子钟一般是采用大型显示器件，适用于银行、车站等公共场所。

这种新型的电子钟因其方便、直观的特点也得到了社会的欢迎，在社会上占有相当一部分市场。

 数字电子钟是日常生活中常见的一种工具，大到机场等公共场所的时间屏幕，小到我们的手表、闹钟等，而且其报时功能也给人们提供了方便，因此我们做了多功能数字钟。

      数字电子技术课程的核心内容是时序逻辑电路、组合逻辑电

路和触发器，这些也是我们学电子的学生最基本要掌握的知识，通过实践可以加深对课本知识的理解，能够处理一些实际中的情况，因此这次数电课程设计，我选择了数字电子钟这个题目，虽然这在日常生活中很常见，看起来也比较简单，但是其中包含的学问很多。

在这个项目中，校时是一个很重要的模块，既要可以正常校时，又不能干扰到时间计数显示模块，而时间显示比较简单，用熟悉的芯片就可以做出来了，老师说过，对芯片等元器件的了解程度等于将军手中可以调动的兵力，掌握了芯片功能，也就掌握了主动权。

    这次课程设计的选题——整点报时数字钟，不仅可以加深我对数字电子技术课程的理解，也可以提高自己的动手能力以及实际问题中解决问题的能力，培养对数字电子技术的兴趣。

目录

1． 设计说明................................................................................................................6

I．功能说明.................................................................................................................6

II．功能简介................................................................................................................6

2．方案论证 ................................................................................................................7 

I.总体方案分析.............................................................................................................7 

II. 电路的工作原理........................................................................... ...........................8 

3． 各子模块设计原理  ..............................................................................................9 

   I．数码管显示模块.....................................................................................................9

  II.脉冲分频模块..........................................................................................................10  

III．数据选择器与数据比较模块..............................................................................13

IV.时钟与星期显示模块.............................................................................................14

V.闹钟模块..................................................................................................................15

VI.扫描显示模块原理................................................................................................ 16 

4． 调试与仿真.......................................................................................................... 16 

5．结论........................................................................................................................18

6．实验感想  ..............................................................................................................18

七．附录.合肥工业大学课程设计任务书...................................................................21

一． 设计说明 

I．功能说明：

利用Max+plusII软件设计一个数字钟，对设计电路进行功能仿真，并下载到实验系统中，可以完成00:

00:

00到23:

59:

59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。

本电路在原有基础上进行了拓展，具备以下功能：

 ①. 能进行正常的时、分、秒计时功能； 

②． 锁死功能--锁死状态下时钟保持不变； 

③.  整点报时功能---当时钟计到59’00”时开始报时，00’00’’报时结束，报时频率为1Hz；

④.  清零功能—-时钟计时电路； 

⑤． 快速校时，校分功能---校定时其他计时电路保持； 

⑥． 闹表功能—定时精确到分，闹钟设计响一分钟，闹钟频率为1Hz，可手动按键关闭；

 ⑦．星期显示，可快速手动按键校准；

II．功能简介 

      本电路具有三种不同的工作状态（同步工作），可通过模式键进行切换。

a、  正常计时状态（K9和K11为高电平）：

此状态下数码管显示当前的时间，K12为校时开关，K13为校分开关，K9为清零开关，校分、校时都是通过开关实现；

 b、  闹表状态（K14和K10为高电平）：

此状态下数码管显示当前闹定的时间，此时K14和K10为高电平，K13为设定分钟的开关，K12为设定小时开关； 

c、星期显示状态，星期显示与时钟同步进行，校准星期通过按键K3实现；   

二． 方案论证：

I.总体方案分析：

整个电路有三大主体电路：

1. 控制电路，2.脉冲电路，3，功能电路 

时钟电路首先要有输入脉冲，由于平台提供了脉冲发生器，就省去了脉冲发生器的设计，这里我们只需要设计一个分频器，得到我们需要的频率。

脉冲频率我们使用1Hz的频率，扫描频率我们使用256Hz的频率，时钟的计时范围是00：

00：

00---23：

59：

59,所以我们需要设计六十进制计数器和二十四的计数器组成时钟计时电路。

为了显示当前时钟时间，我们需要一个显示电路。

显示电路由数码管构成，校分、校时、清零电路只需要输入一些控制信号给时钟计时电路即可，当然这些控制信号是由开关提供的。

要实现整点报时功能，一个报时控制电路是必不可少的。

这是只含基本功能的时钟电路所包含的子电路。

 为了实现我们加入的闹钟功能，我们需要一个闹钟时间设定电路；闹钟时间保持电路；比较电路；比较电路由四片7485实现，蜂鸣器控制电路；闹表时间显示电路。

因为我们只含有一个数码显示器，一般状态下显示的是时钟，所以我们需要一个显示模式切换电路。

从星期一到星期日所以我们设计一个七进制计数器，由时钟的二十四进制计数器的进位信号为其提供进位脉冲。

II. 电路的工作原理

1、电路总图

首先由实验箱上的分频器得到需要的256Hz的扫描频率脉冲和1Hz脉冲。

1Hz的脉冲送到时钟计时电路秒位的clk输入口（一个六十进制计数器）；秒位的进位信号脉冲或通过开关的选择输送到分位电路的时钟输入口，前者用于正常计时，后者由于校分时；分位的进位信号或通过开关的选择输送到时位电路的时钟输入口，前者用于正常计时，后者由于校时。

把三个计数器的输出输送给一个24选4的数据选择器，六组分别为秒个位、秒十位、分个位、分十位、时个位、时十位。

数据选择器输入信号由计数器和一个74138译码器提供，接着信号通过与门输出送入七段译码器的输入口，74138的的输出由于选择显示器的位，七段显示译码器的输出用于段的显示，这样就实现了动态显示。

至于整点报时电路我们把分向时进位的脉冲信号通过或门接入蜂鸣器来实现。

闹钟电路：

首先通过选择是否向分位和十位电路送脉冲来设定时间，当两个电路都无脉冲则电路保持当前的数字，将闹钟信号与时钟信号通过四片7485比较器比较，若相等则闹铃响。

星期显示电路通过时钟电路的二十四进制计数器的进位信号或是通过开关的选择输送到星期位计数器的脉冲输入口，再通过数据选择和译码器及七段显示译码器实现星期的显示。

三．  各子模块设计原理 

I．数码管显示模块

数码管显示模块主要有一片74161和一片三八译码器（z38）以及七段显示译码器

图2译码器z38

译码器z38及74161电路封装图如下：

图3译码器z38及74161电路封装图

Ⅱ.脉冲分频模块

1.六十进制计数器由两片74160构成，用于计分和计秒，电路图如下：

图4六十进制计数器

图5六十进制计数器封装图

2.二十四进制计数器：

二十四进制计数器主要由一片74160和一片74161构成

图6二十四进制计数器

图7二十四进制计数器封装图

3.七进制计数器

七进制计数器主要有一片74161构成

图8七进制计数器

图9七进制计数器封装图

Ⅲ.数据选择器及数据比较器模块

1.数据选择器

图10数据选择器封装图

2.数据比较器

数据比较器模块主要由4片7485四位数据比较其构成，其中B1与B2相等时可实现整点报时功能

图11数据比较器模块

图12数据比较模块封装图

Ⅳ.时钟和星期模块

CLK1为1Hz时钟脉冲，用于秒的计数；打开K9开关即进入计时功能，当计至59秒时产生进位信号，并向分计时电路进位，当计至59：

59时产生进位信号，并向时计时电路进位，当计至23:

59:

59时，产生进位信号，并向星期计时电路进位。

另外打开K12可产生脉冲信号用于校时，打开K13可产生脉冲信号用于校分，按下K3可用于校准星期。

K14打开时可实现整点报时。

K9可实现零。

图13时钟和星期模块

Ⅴ.闹钟模块

打开K10和K14进入闹钟功能，按键K1和按键K2可设定脑中时间，闹钟响铃时间为1分钟，频率为1Hz，可通过关闭K14来关闭闹钟。

图14闹钟模块

图15蜂鸣器响铃电路

Ⅵ.扫描显示原理

采用动态扫描显示，扫描频率大于200Hz（实验中用的是256Hz），将所有数码管（8个）的相应字段并联在一起，由FPGA/CPLD的输出信号a，b，c，d，e，g直接驱动相应字段，由片选信号MS1，MS2，MS3，MS4，MS5，MS6，MS7，MS8决定选中哪个数码管，显示何种数字由a，b，c，d，e，f，g的输入信号组合决定。

4．调试与仿真

建立波形文件，设置CLK1为1Hz进行波形仿真，单击OPENSCF,打开时序模拟结果，观察波形是否正确，验证波形正确后，开始分配管脚。

图17管脚分配图

管脚分配以后，下载到实验箱上的芯片中即可，先关闭实验箱电源，再打开实验箱电源，单击Configure完成下载。

图18实验箱

完成下载后按照设计说明中操作方法进行结果验证。

5．结论

特点：

1、 具有以二十四小时计时、显示、整点报时、时间设置、星期显示和闹钟的功能。

2、时间精确到秒。

实用性：

数字钟在生活中很常见，具有很好的实用性，应用广泛。

另外，我也掌握了基本的设计和分析数字系统的能力。

6．实验感想

经过一周EDA课程设计的学习，我不仅学到了很多东西也巩固了之前所学的数字电路的知识。

学到了许多书本上学不到的知识，学会了Max+plus的使用方法，并能实际操作设计简单电路，掌握了基本的调试与仿真方法，从而验证结论。

通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得到知识，从实践中验证结论。

从而提高自己的实际动手能力和独立思考的能力。

在设计的过程中遇到问题，认识到实践的重要性，意识到纸上得来终觉浅。

也发现了将理论知识转化为实践不是那么简单的，只有自己亲自动手实践才能知道自己的理论水平扎不扎实，才能知道自己是不是将所学知识融会贯通灵活应用。

总体而言多功能数字钟的设计还是较为顺利的，在老师的指引下学会了如何独立的系统性的思考并解决问题，知道了在遇到问题时应如何分析，如何找到解决问题的着手点。

总体而言，EDA课程设计让我受益匪浅。

谢辞

感谢老师的指导与帮助，在老师的指引下让我学到了许多书本上学不到的东西，将理论与实际相结合。

感谢学校提供良好的实验环境和实验设备。