数电期末考试B卷Word格式.docx
《数电期末考试B卷Word格式.docx》由会员分享,可在线阅读,更多相关《数电期末考试B卷Word格式.docx(6页珍藏版)》请在冰豆网上搜索。
![数电期末考试B卷Word格式.docx](https://file1.bdocx.com/fileroot1/2023-2/4/18e79494-51e3-49b1-aef3-a3ee0a88839e/18e79494-51e3-49b1-aef3-a3ee0a88839e1.gif)
五
总分
评分
一、选择题(2分/题,共10题)
1.分别用842lBCD码表示(10011000)2为()。
A.230B.98C.980D.120
2.在何种输入情况下,“与非”运算的结果是逻辑0。
()
A.全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1
3.以下表达式中符合逻辑运算法则的是()。
A.C·
C=C2B.1+1=10C.A+1=1D.0<
1
4.在正逻辑条件下,如图所示逻辑电路为()。
A.“与”门 B.“或”门 C.“非”门 D.“与非”门
5.一个16选1的数据选择器,其地址输入(选择控制输入)端有()个。
A.1B.2C.4D.16
6.用四选一数据选择器实现函数
,应使()。
A.I0=I2=0,I1=I3=1B.I0=I2=1,I1=I3=0
C.I0=I1=0,I2=I3=1D.I0=I1=1,I2=I3=0
7.在下列逻辑电路中,不是组合逻辑电路的有()。
A.寄存器B.编码器C.译码器D.全加器
8.同步时序电路和异步时序电路比较,其差异在于后者()。
A.没有触发器B.没有统一的时钟脉冲控制
C.没有稳定状态D.输出只与内部状态有关
9.欲使D触发器按
工作,应使输入D=()。
A.0B.1C.QD.
10.N个触发器可以构成能寄存()位二进制数码的寄存器。
A.N-1B.NC.N+1D.2N
二、填空题(1分/空,共15空)
1.数字信号与模拟信号相反,其参量取值是变化的。
2.逻辑代数中3种基本的逻辑运算为、、。
3.在实际应用中的逻辑门,正逻辑关系是用高电平H代表逻辑,低电平L代表逻辑。
4.逻辑函数Y=A(B+C)·
1的对偶函数是。
5.CMOS反相器是由管和管组成的互补电路。
6.半导体数码显示器的内部接法有两种形式:
共接法和共接法。
7.RS触发器的特性方程为约束条件为。
8.数字电路按照是否有记忆功能通常可分为两类:
、。
三、判断题(1分/题,共5题)
1.八进制数(18)8比十进制数(18)10小。
2.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等。
3.数据选择器和数据分配器的功能正好相反,互为逆过程。
4.主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
5.异步时序电路具有统一的时钟CP控制。
四、分析题(7分/题,共5题)
1.请用卡诺图化简逻辑函数
为最简与或式。
2.请分析下图所示TTL门电路的逻辑功能,并写出其逻辑表达式。
3.分析如图所示的组合逻辑电路
(1)写出输出函数Y的逻辑函数表达式
(2)列出输出函数Y的真值表
(3)说明电路的逻辑功能
4.主从JK触发器,其输入CP、J、K的波形如图所示,试画出输出
的波形。
设触发器的初始状态为“0”态,且忽略门的传输延迟时间。
5.
分析下图,指出该电路工作过程及逻辑功能(74LS161:
4位同步二进制加法计数器)。
74LS161逻辑功能表
CP
S1
S2
工作状态
清零
↑
预置数
保持
保持(CO=0)
计数
五、综合题(10分/1题,15分/2题,共2题)
1.试用两片3线—8线译码器74LS138扩展为4线—16线译码器
(1)画出逻辑电路图
(2)简要描述电路工作原理
74LS138逻辑功能表
输入
输出
S1
A2A1A0
0×
×
1
10
×
000
001
010
011
100
101
110
111
11111111
01111111
10111111
11011111
11101111
11110111
11111011
11111101
11111110
2.分析如图所示时序逻辑电路,触发器和门电路为TTL电路,假定D为串行数码1011。
(3)写出电路激励函数、状态方程
(4)画出状态转换表、时序波形图
(5)说明电路的逻辑功能