电子电工实验Ⅱ实验报告Word格式文档下载.docx
《电子电工实验Ⅱ实验报告Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《电子电工实验Ⅱ实验报告Word格式文档下载.docx（17页珍藏版）》请在冰豆网上搜索。
4.清零电路………………………………………………………………………5
5.校分电路………………………………………………………………………5
6.报时电路……………………………………………………………………6
七、实验中遇到的问题………………………………………………………………7
八、实验总结及体会……………………………………………………………8
九、附录：
1.参考文献……………………………………………………………………8
2.总电路图………………………………………………………………………8
3.工具……………………………………………………………………………………9
4.元器件清单………………………………………………………………………9
5.芯片引脚图及功能表……………………………………………………9
一、实验目的
1．掌握常见集成电路的工作原理和使用方法。
2．学会单元电路的设计方法。
二、设计内容简介
本实验采用中小规模集成电路设计一个数字计时器。
数字计时器是由脉冲发生电路，计时电路，译码显示电路，和控制电路等几部分组成。
其中控制电路由清零电路，校分电路和报时电路组成。
三、设计功能要求
1、设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号（f1=1Hz,f2=1KHz,f3=2KHz）。
2、设计一个计时电路，完成0分00秒~9分59秒的计时功能。
3、设计报时电路，使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；
即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）。
4、设计校分电路，在任何时候，拨动校分开关，可以2HZ进行校分。
5、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零。
6、系统级联调试，将以上电路进行级联完成计时器的所有功能。
7、可增加数字计时器附加功能，例如数字计时器定时功能、电路起停功能、电路采用动态显示等。
四、设计电路原理图
数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。
具体的原理框图如图一所示：
图一
五、电路逻辑总原理图及工作原理
工作原理：
由振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。
秒计数器记满60后向分计数器进位。
计数器的输出经译码器送显示器。
记时出现误差时可以用校时电路进行校分，校秒。
扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。
六、各单元电路原理及逻辑设计
1.秒脉冲发生电路
脉冲信号发生电路完成为计时电路提供计数脉冲的功能。
实验中采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。
经分频器CD4060的多级分频，从Q14~Q4可分别获得2，4，8，·
·
1024,2048Hz等不同频率的输出信号。
再将2Hz的脉冲信号经二分频电路得到1Hz的秒脉冲信号。
D触发器可实现倍频器。
将D触发器的
端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。
另外，4060的管脚Q4和管脚Q5提供2kHZ，1kHZ备用。
所用到的器件：
32768Hz晶体管、20MΩ电阻、20PF电容、10PF电容、CC4060、74LS74。
电路图如图二所示：
图二
2.计时电路
计时电路由分计数器、秒十位计数器、秒个位计数器构成。
分计数器和秒个位计数器用CD4518BCD码计数器直接实现十进制计数功能；
秒十位计数器由74LS161做成一个从0000～0101的模六计数器实现。
连接时，脉冲信号发生器生成的1HZ脉冲信号送入秒个位计数器（CD4518A）的CP端，秒个位单元中的输出Q1、Q4通过一个与非门接入74LS161的时钟端作为时钟信号完成秒个位与十位的级联（接与非门是因为74LS161的~CLK是上升沿触发，而1Q4在9~0的跳变时是下降沿“1001”——“0000”）。
秒十位记数的模六用反馈置数法，2Q1和2Q3通过一与非门接入置数端，同时数据输入端均接地，实现0000~0101的模六功能。
将计数位2Q1、2Q3与非后作为驱动信号送入分计数器（CD4518B）的EN端，完成分计数。
则数字计数器整体的计数功能即可实现。
所用器件：
CD4518、74LS161、74LS00
电路图如图三所示：
图三
3.译码显示电路
显示电路采用三片CD4511显示译码器和三个七段共阴数码管，电路从0分00秒计到9分59秒。
四线七线译码器CD4511的
，
分别接高电平，LE端接低电平，此时器件处于译码状态。
电路连接过程中将CD4518计数器输出QA，QB，QC，QD与译码器CD4511的输入A，B，C，D对接。
由于LED数码管实际上是一组发光二极管，因此将译码器的输出a，b，c，d，e，f，g分别与数码管的相应端对接。
连接CD4511与显示器时，应当在两者的管脚之间串上300Ω的电阻，用来限流。
所用器件:
CC4511、300Ω电阻、LED共阴数码管。
电路图如图四所示：
图四
4.清零电路
该电路完成开机清零和控制清零功能。
其中秒个位和分位的清零端即CC4518的管脚7和15（高电平有效）接在第一个非门之后，秒十位74LS161的清零端即管脚1（低电平有效）接在第二个非门之后。
刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的管脚7和15，实现秒个位和分位的清零。
在经过第二个非门输出低电平，接到74LS161的管脚1，实现秒十位的清零。
开机后，开关打开为正常工作状态，按下开关后，电容被短路，第一个非门的输入端为低电平，两个非门的输出端分别为高电平和低电平，原理同上，实现控制清零功能（异步清零）。
所示器件：
CC4069、10KΩ电阻、22μF电容。
电路图如图五所示：
图五
5.校分电路
当校分电路开关打开时，计数器正常计数；
当开关合上时，秒个位和秒十位正常计数，分位进行快速校分，即分计数器可以不受秒计数器的进位信号的控制。
其工作原理是：
当校分开关打开即在“1”电平，与非门2被选通，与非门1被封锁，秒进位产生的脉冲送至分计数器的时钟端；
当开关关闭即在“0”电平时，与非门1被选通，与非门2被封锁，校分信号送至分计数器的时钟端。
由于校分电路的信号直接送到分计数器的时钟端，开关的颤动产生的脉冲会导致分计数器的触发，从而影响校分功能，所以对校分开关应加一个RS锁存器构成消颤开关。
所用器件：
22μf电容，10kΩ电阻，74LS00
电路图如图六所示：
图六
6.报时电路
该电路完成报时功能。
设计要求为在9分53秒、9分55秒、9分57秒各报出一个低音，在9分59秒报出一个高音。
具体设计过程如下：
各时刻各位对应的二进制码如表一所示：
时间（DEC）
分位（BIN）
秒十位（BIN）
秒个位（BIN）
9:
53
1001
0101
0011
55
57
0111
59
表一
1．将秒个位的3（0011）、5（0101）、7（0111）取或，通过卡诺图的化简可得应该从秒个位取1Q1（1Q2+1Q3）
2．1Q1（1Q2+1Q3）&
分位的9（1001）&
秒十位的5（0101），所得的结果和1KHz的信号与就可得到在9分53秒、9分53秒、9分57秒报出低音的驱动信号。
3．分位的9（1001）&
秒十位的5（0101）&
秒个位的9（1001）&
2KHz的信号与就得到在9分59秒报出高音的驱动信号。
4．将2和3中得到的信号取或，就可以得到最终的报时驱动信号。
74LS21、74LS32、蜂鸣器、三极管。
电路图如图七所示：
图七
七、实验中遇到的问题
1.译码显示电路搭建成功后，三个显示器出现不全亮甚至全不亮的情况。
经过仔细和总电路图、引脚图综合对比检查，发现电路没有问题，得出显示器坏掉的结论，后来找到指导老师证实了这个结论并调换了显示器，问题得以解决。
2.在总电路搭建完成后，发现利用校分电路校分时，显示器将停在当前时间，不再计时。
请教老师后，将原校分电路中的消颤部分改为阻容耦合，问题得以解决。
3.在前两个问题解决后，发现计时到9分53秒蜂鸣器并不叫，再次核对相关部分电路图以及引脚图，发现线路连接有误，改正后问题得以解决。
八、实验总结体会
1.就实验原理而言，本次实验采取将一个大目标模块化分为多个小目标的方法，并不十分难于理解，不算困难。
2.使用面包板连接各个期间组成电路，尽管在上学期的模电和数电实验里有过类似的经验，但这么复杂的电路还是第一次遇见。
用到的器件多，用到的导线更多，使得线路连接后看起来很混乱，连线的过程需要同时看总电路图和器件引脚图，遇到问题时检查起来需要极大的耐心和毅力，而且眼看着周围同学一个个地完成实验，心里难免生出杂念。
我觉得这是这一次最大的考验和收获，不管怎么我努力心理暗示自己静下心去做，遇到疑难积极请教老师，最后还是基本独立完成了实验，有小小的成就感，也为即将开始的理论学习打下了信心基础。
九、附录
1.参考文献
《电子线路实践教程》王建新姜萍编著科学出版社
《数字逻辑电路与系统设计》蒋立平主编电子工业出版社
2.总电路图
3.工具：
剪刀、镊子、剥线钳
4.元器件清单
名称
型号
数量
显示字
共阴
3
译码器
CC4511
BCD码计数器
CC4518
1
四位二进制计数器
74LS161
2
分频器
CC4060
D触发器
74LS74
非门
CC4069
二入与非门
74LS00
四入与门
74LS21
二入或门
74LS32
晶振
32768Hz
蜂鸣器
电容
10p
20p
22u
电阻
330
21
10k
22M
5.芯片引脚图及功能表
引脚图：
功能表:
74LS74逻辑功能表
输入
输出
CP
Ｄ
清零
×
０
１
置“１”
送“０”
↑
送“１”
保持
不允许
不确定
CC4518逻辑功能表
Cr
EN
计数
BCD码加法记数
↓
74LS161逻辑功能表
清零RD
预置LD
EP
ET
时钟CP
预置数输入A
B
C
D
A
X
升级会员 