电路元器件命名标准规范及布线标准规范Word格式.docx
《电路元器件命名标准规范及布线标准规范Word格式.docx》由会员分享，可在线阅读，更多相关《电路元器件命名标准规范及布线标准规范Word格式.docx（16页珍藏版）》请在冰豆网上搜索。
PCB封装规定：
应能从丝印层上明确第一脚，
晶体/晶振：
X？
标注：
10MHz，10kHz
排阻：
RP？
阻值标注如电阻，并注明所包括电阻个数，如10R*4
测试点：
T?
三极管：
Q?
二极管：
D?
需要在PCB上进行标注正极性标号
开关、继电器：
K？
输出连接器（如BNC，SMA）：
P？
原理图：
标注连接器特性，如BNC母头，直插，标注为BNC-F-S，如果为90度，则标注为BNC-F-R
磁珠：
FB?
标注100M时候阻抗值，如100M-600R
电气网络命名规范：
采用英文命名，可采用缩写，但意义应尽量明确
如：
本地地址线：
LA
本地数据线：
LD
本地读：
LRD
本地写：
LWR
数字地：
DGND，模仿地，AGND，输出地:
OGND，电源地：
PGND
电源：
应明确标明电压值，分清模仿和数字电源，模仿电源用A开头，数字电源用D开头，如A+5V，D+5V，如属于芯片专用电源，还应注明芯片名称，如9739A+5V
参照时钟输入：
RCLK_IN
采样时钟输入：
SCLK_IN
触发信号输出：
Trigger_OUT
项目设计初期准备：
1、明确电路原理，拟定电路框图，应结合本模块所要完毕功能技术指标逐项分析
2、阐明各模块作用、模块间连接线、电源需求，对功能模块命名应当具备较强可读性，命名采用英文
3、阐明本模块与整个系统中其他模块接口（涉及接口电气参数和物理参数）
原理图设计：
1、按照项目设计中所分模块进行原理图设计
2、设计时，原理图图纸大小采用A4尺寸，一张原理图不完毕一种以上模块功能，如一张A4图纸放不下，请对元器件进行分part设计
3、对元器件命名请严格按照命名规范进行，对元器件封装命名也严格按照pdf资料上命名进行，某些电气网络命名也按照规范进行
4、对某些有特殊规定信号线应在原理图上进行标注，如阻抗、电压范畴、电流大小、电压大小等
5、分原理图输入输出接口应在图上进行标记，并采用不同端口符号以明确信号方向
封装设计：
1、检查哪些封装是教研室元器件封装库中已有，如已有封装，请沿用
2、对于没有封装，按照pdf资料设计相应封装，并进行命名，相应封装设计完毕后，提交讨论，合格后放入封装库中
PCB设计：
布局阶段
1、载入器件，并检查与否所有器件均对的载入
2、进行预布局、设立板框尺寸、设立安装孔大小及位置、接插件等需要定位器件位置，同步将左下角定位孔定义为参照点，按工艺设计规范规定进行尺寸标注
3、规划电路板层数及层定义，预布局完毕后提交讨论，并阐明布局和层数安排考虑
注意事项：
1.布局遵循“先大后小，先难后易”布置原则，即重要单元电路、核心元器件应当优先布局．
2.布局中应参照原理框图，依照单板主信号流向规律安排重要元器件．
3.布局应尽量满足如下规定:
总连线尽量短，核心信号线最短;
高电压、大电流信号与小电流，低电压弱信号完全分开;
模仿信号与数字信号分开；
高频信号与低频信号分开；
高频元器件间隔要充分．
4.相似构造电路某些，尽量采用“对称式”原则布局；
5.按照均匀分布、重心平衡、版面美观原则优化布局；
6.器件布局栅格设立，普通IC器件布局时，栅格应为50--100mil，小型表面安装器件，如表面贴装元件布局时，栅格设立应不少于25mil。
7.同类型插装元器件在X或Y方向上应朝一种方向放置。
同一种类型有极性分立元件也要力求在X或Y方向上保持一致，便于生产和检查。
8.发热元件要普通应均匀分布，以利于单板和整机散热
9.元器件排列要便于调试和维修，亦即小元件周边不能放置大元件、需调试元器件周边要有足够空间。
10.BGA与含界面相邻元件距离>
4mm。
其他贴片元件互相间距离>
0.7mm；
贴装元件焊盘外侧与相邻插装元件外侧距离不不大于2mm；
有压接件PCB，压接接插件周边5mm内不能有插装元、器件，在焊接面其周边5mm内也不能有贴装元、器件。
11.IC去耦电容布局要尽量接近IC电源管脚，并使之与电源和地之间形成回路最短。
12.元件布局时,应恰当考虑使用同一种电源器件尽量放在一起，以便于将来电源分隔。
13.用于阻抗匹配目阻容器件布局，要依照其属性合理布置。
i.串联匹配电阻布局要接近该信号驱动端，距离普通不超过500mil。
ii.匹配电阻、电容布局一定要分清信号源端与终端，对于多负载终端匹配一定要在信号最远端匹配。
布线阶段
1.确认板上核心网络，如电源、时钟、高速总线等，理解其布线规定
2.布线时核心信号线优先：
模仿小信号、高速信号、时钟信号和同步信号等核心信号优先布线
3.密度优先原则：
从单板上连接关系最复杂器件着手布线。
从单板上连线最密集区域开始布线。
4.尽量为时钟信号、高频信号、敏感信号等核心信号提供专门布线层，并保证其最小回路面积。
必要时应采用手工优先布线、屏蔽和加大安全间距等办法。
保证信号质量。
5.电源层和地层之间EMC环境较差，应避免布置对干扰敏感信号。
6.有阻抗控制规定网络应布置在阻抗控制层上。
7.在PCB右下角标注PCB版本号，版本命名原则：
从属项目代号+电路功能+版本，如ES6981ddsver1.0
布线有关注意事项：
1.地线回路规则：
环路最小规则：
即信号线与其回路构成环面积要尽量小，环面积越小，对外辐射越少，接受外界干扰也越小。
针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线分布，防止由于地平面开槽等带来问题；
在双层板设计中，在为电源留下足够空间状况下，应当将留下某些用参照地填充，且增长某些必要孔，将双面地信号有效连接起来，对某些核心信号尽量采用地线隔离，对某些频率较高设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。
2.窜扰控制
串扰（CrossTalk）：
指PCB上不同网络之间因较长平行布线引起互相干扰，重要是由于平行线间分布电容和分布电感作用。
克服串扰重要办法是：
1）加大平行布线间距，遵循3W规则。
2）在平行线间插入接地隔离线。
3）减小布线层与地平面距离。
3.屏蔽保护
相应地线回路规则，事实上也是为了尽量减小信号回路面积，多见于某些比较重要信号，如时钟信号，同步信号；
对某些特别重要，频率特别高信号，应当考虑采用铜轴电缆屏蔽构造设计，即将所布线上下左右用地线隔离，并且还要考虑好如何有效让屏蔽地与实际地平面有效结合。
4.走线方向控制规则：
即相邻层走线方向成正交构造。
避免将不同信号线在相邻层走成同一方向，以减少不必要层间窜扰；
当由于板构造限制（如某些背板）难以避免浮现该状况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。
5.走线开环检查规则：
普通不容许浮现一端浮空布线（DanglingLine），测试点除外。
重要是为了避免产生"
天线效应"
，减少不必要干扰辐射和接受，否则也许带来不可预知成果。
6.阻抗匹配检查规则：
同一网络布线宽度应保持一致，线宽变化会导致线路特性阻抗不均匀，当传播速度较高时会产生反射，在设计中应当尽量避免这种状况。
在某些条件下，如接插件引出线，BGA封装引出线类似构造时，也许无法避免线宽变化，应当尽量减少中间不一致某些有效长度。
7.走线终结网络规则：
在高速数字电路中，当PCB布线延迟时间不不大于信号上升时间（或下降时间）1/4时，该布线即可以当作传播线，为了保证信号输入和输出阻抗与传播线阻抗对的匹配，可以采用各种形式匹配办法，所选取匹配办法与网络连接方式和布线拓朴构造关于。
A.对于点对点（一种输出相应一种输入）连接，可以选取始端串联匹配或终端并联匹配。
前者构造简朴，成本低，但延迟较大。
后者匹配效果好，但构造复杂，成本较高。
B.对于点对多点（一种输出相应各种输出）连接，当网络拓朴构造为菊花链时，应选取终端并联匹配。
当网络为星型构造时，可以参照点对点构造。
星形和菊花链为两种基本拓扑构造，其她构造可当作基本构造变形，可采用某些灵活办法进行匹配。
在实际操作中要兼顾成本、功耗和性能等因素，普通不追求完全匹配，只要将失配引起反射等干扰限制在可接受范畴即可。
8.走线闭环检查规则：
防止信号线在不同层间形成自环。
在多层板设计中容易发生此类问题，自环将引起辐射干扰。
9.走线分枝长度控制规则：
尽量控制分枝长度，普通规定是Tdelay<
=Trise/20
10.走线谐振规则：
重要针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。
11.走线长度控制规则：
即短线规则，在设计时应当尽量让布线长度尽量短，以减少由于走线过长带来干扰问题，特别是某些重要信号线，如时钟线，务必将其振荡器放在离器件很近地方。
对驱动各种器件状况，应依照详细状况决定采用何种网络拓扑构造。
12.倒角规则：
PCB设计中应避免产生锐角和直角，产生不必要辐射，同步工艺性能也不好。
13.器件去藕规则：
A.在印制版上增长必要去藕电容，滤除电源上干扰信号，使电源信号稳定。
在多层板中，对去藕电容位置普通规定不太高，但对双层板，去藕电容布局及电源布线方式将直接影响到整个系统稳定性，有时甚至关系到设计成败。
B.在双层板设计中，普通应当使电流先通过滤波电容滤波再供器件使用，同步还要充分考虑到由于器件产生电源噪声对下游器件影响，普通来说，采用总线构造设计比较好，在设计时，还要考虑到由于传播距离过长而带来电压跌落给器件导致影响，必要时增长某些电源滤波环路，避免产生电位差。
C.在高速电路设计中，能否对的地使用去藕电容，关系到整个板稳定性。
14.器件布局分区/分层规则：
A.重要是为了防止不同工作频率模块之间互相干扰，同步尽量缩短高频某些布线长度。
普通将高频某些布设在接口某些以减少布线长度，固然，这样布局依然要考虑到低频信号也许受到干扰。
同步还要考虑到高/低频某些地平面分割问题，普通采用将两者地分割，再在接口处单点相接。
B.对混合电路，也有将模仿与数字电路分别布置在印制板两面，分别使用不同层布线，中间用地层隔离方式。
15.孤立铜区控制规则：
孤立铜区浮现，将带来某些不可预知问题，因而将孤立铜区与别信号相接，有助于改进信号质量，普通是将孤立铜区接地或删除。
在实际制作中，PCB厂家将某些板空置某些增长了某些铜箔，这重要是为了以便印制板加工，同步对防止印制板翘曲也有一定作用。
16.电源与地线层完整性规则：
对于导通孔密集区域，要注意避免孔在电源和地层挖空区域互相连接，形成对平面层分割，从而破坏平面层完整性，并进而导致信号线在地层回路面积增大。
17.重叠电源与地线层规则：
不同电源层在空间上要避免重叠。
重要是为了减少不同电源之间干扰，特别是某些电压相差很大电源之间，电源平面重叠问题一定要设法避免，难以避免时可考虑中间隔地层。
18.3W规则：
为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%电场不互相干扰，称为3W规则。
如要达到98%电场不互相干扰，可使用10W间距。
19.20H规则：
由于电源层与地层之间电场是变化，在板边沿会向外辐射电磁干扰。
称为边沿效应。
解决办法是将电源层内缩，使得电场只在接地层范畴内传导。
以一种H（电源和地之间介质厚度）为单位，若内缩20H则可以将70%电场限制在接地层边沿内；
内缩100H则可以将98%电场限制在内。
20.五---五规则：
印制板层数选取规则，即时钟频率到5MHz或脉冲上升时间不大于5ns，则PCB板须采用多层板，这是普通规则，有时候出于成本等因素考虑，采用双层板构造时，这种状况下，最佳将印制板一面做为一种完整地平面层。
自检项目
设计完毕后，先自行检查如下项目。
1.检查高频、高速、时钟及其她脆弱信号线，与否回路面积最小、与否远离干扰源、与否有多余过孔和绕线、与否有垮地层分割区
2.检查晶体、变压器、光藕、电源模块下面与否有信号线穿过，应尽量避免在其下穿线，特别是晶体下面应尽量铺设接地铜皮。
3.检查定位孔、边框尺寸与否与设计规定一致。
4.检查器件序号摆放规则，无丝印覆盖焊盘；
检查丝印版本号与否符合版本升级规范，并标记出。
5.报告布线完毕状况与否百分之百；
与否有线头；
与否有孤立铜皮。
6.检查电源、地分割对的；
单点共地已作解决；
7.填写PCB设计（归档）自检表，连同设计文献一起提交
布线注意事项：
1、参照布线规则进行
2、对于FPGA这种可配备引脚，一定要注意引脚重分派，最佳办法是打出引脚分布图，将可用引脚尽量引出，注意层次安排，再依照所要连接引脚重新对引脚进行分派
3、对于电阻、电容等较小封装器件，禁止在两个引脚之间进行打孔
4、对于方形芯片，引脚打孔尽量打在元器件外围，而不要打在元器件内部
5、高速信号，特别是模仿信号布线时，要注意阻抗问题，先联系印制板生产厂家，询问特性阻抗下，线宽度应当是多少，投板时候也需要阐明
6、去耦电容一定要接近芯片电源引脚，接地端直接打孔接地，普通状况下不用连接到芯片地引脚上，切忌离芯片很远去放置去耦电容
升级会员 