EDA课程设计多路彩灯控制器Word文档下载推荐.docx

EDA课程设计多路彩灯控制器Word文档下载推荐.docx

《EDA课程设计多路彩灯控制器Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《EDA课程设计多路彩灯控制器Word文档下载推荐.docx（11页珍藏版）》请在冰豆网上搜索。

学号：

指导教师：

成绩：

电子与信息工程学院

信息与通信工程系

目录

目录II

摘要II

关键字II

1引言1

1.1课程设计的目的和意义1

1.2课程设计内容及要求1

2设计方案1

3模块设计2

3.1时序控制模块2

3.2显示控制电路3

3.3总体模块框图3

4模块程序4

4.1时序控制电路模块程序4

4.2显示模块电路程序5

4.3顶层模块设计程序6

5仿真波形6

5.1时序控制模块仿真波形6

5.2显示模块仿真波形7

6试验总结7

7心得体会8

8参考文献8

多路彩灯控制器

摘要

随着EDA技术发展和应用领域的扩大与深入，EDA技术在电子信息、通讯、自动控制及就算几应用等领域的重要性突出，随着技术市场与人才市场对EDA的需求不断提高，产品的市场需求和市场的要求也必然会反映到教学领域和科研领域中来，因此学好EDA技术对我们有很大的一处，EDA是指以计算机为工具，在EDA软件平台上，根据设计描述的源文件，自动完成系统的设计，包括编译、仿真、优化、综合、适配以及下载。

多路彩灯控制器通过对应的开关按钮，能够控制多个彩灯的输出状态，组合多种变幻的灯光闪烁，它被广泛应用到节目庆典、剧场灯光，橱窗装饰中。

关键字：

EDA；

多路彩灯；

VHDL

1引言

1.1课程设计的目的和意义

巩固所学的专业技术知识，培养学生综合运用所学知识与生产实践经验，分析和解决工程技术问题的能力，培养初步的独立设计能力；

通过课程设计实践，了解并掌握一般的综合设计过程，训练并提高学生在理论计算、结构设计、工程绘图、查阅设计资料、运用标准与规范和应用计算机等方面的能力，更好地将理论与实践相结合，提高综合运用所学理论知识独立分析和解决问题的能力。

再设计完成后，还要将设计的电路进行安装、调试，加强我们的动手能力。

在此过程中培养从事设计工作的整体观念。

通过课程设计学习掌握适用EDA软件QUARTUS,电路描述，综合，模拟仿真过程。

同时掌握EDA的VHDL语言。

1.2课程设计内容及要求

设计一个多路彩灯控制器，能够在6种不同的彩灯花型之间进行循环变化，并可设置花型变化的节奏，且可进行复位。

要求给出系统总体组成框图，设计思路，完成以上模块的VHDL实现及功能仿真，顶层文件及整体仿真。

2设计方案

整个系统有三个输入信号，分别为由系统晶振产生的时钟信号CLK脉冲，控制快慢的信号C,复位清零信号RESET,输出信号是8路彩灯输出状态。

系统框图如图1-1：

图1-1

主要模块有时序控制电路模块和显示电路模块，时序控制电路实现的功能是产生

和

的时钟信号，原理是根据输入信号的设置得到相应的输出信号，并将此信号作为显示电路的时钟信号；

显示电路输入时钟信号的周期，有规律的输出设定的六种彩灯变化类型。

3模块设计

3.1时序控制模块

时序控制模块是本程序的时钟信号选择模块，它的功能是产生输入脉冲的

分频脉冲信号和

分频脉冲信号，以此控制八路彩灯的快慢节奏变化。

时序控制模块在本电路中起着至关重要的作用，它以彩灯闪动快慢节奏的变化实现了多路彩灯绚丽多彩的花型节奏变化。

时序控制电路的模块框图如图1-2所示，CLK为输入时钟信号，电路在时钟上升沿变化；

RESET为复位清零信号，高电平有效，一旦有效时，电路无条件的回到初始状态；

C为频率快慢选择信号，低电平节奏快，高电平节奏慢；

CQ为输出信号，RESET有效时输出为零，否则，随C信号的变化而改变。

图1-2时序控制电路模块框图

我们假设时序控制电路所产生的控制时钟信号的快慢两种节奏分别为输入时钟信号频率的1/4和1/8，因而输出时钟控制信号可以通过对输入时钟的计数来获得。

当C为低电平时，输出没经过两个时钟周期进行翻转，实现四分频的快节奏；

当C为高电平时，输出每经过四个时钟周期进行翻转，实现八分频的慢节奏。

3.2显示控制电路

显示控制电路的模块框图如图1-3所示，输入信号clk和clr的定义与时序控制电路一样，输入信号led[7...0]能够循环输出8路彩灯6种不同状态的花型。

图1-3显示控制电路模块框图

多路彩灯在多种花型之间的转换可以通过状态机实现，当复位信号clr有效时，彩灯恢复初始状态s0，否则，每个时钟周期，状态都将向下一个状态发生改变，并对应输出的花型，这里的时钟周期即时时序控制电路模块产生的输出信号，它根据control信号的不同取值得到两种快慢不同的时钟频率。

3.3总体模块框图

总体模块框图如1-4

图1-4总体模块框图

4模块程序

4.1时序控制电路模块程序

4.2显示模块电路程序

4.3顶层模块设计程序

5仿真波形

5.1时序控制模块仿真波形

从图中可以看出，当复位信号为高电平时，电路时钟输出清零，当快慢信号c为低电平时，时序控制电路四分频起作用，当快慢信号c为高电平时，时序控制电路八分频起作用，仿真结果符合电路要求。

5.2显示模块仿真波形

当复位信号有效时彩灯输出为零，否则，显示电路在六种不同状态间转换。

6试验总结

用VHDL进行设计，首先应该理解，VHDL语言是一种全方位硬件描述语言，包括系统行为级，寄存器传输级和逻辑门级多个设计层次。

应充分利用VHDH“自顶向下”的设计优点以及层次化的设计概念，层次概念对于设计复杂的数字系统是非常有用的。

它使的我们可以从简单的单元入手，逐渐构成庞大而复杂的系统。

通过使用EDA编程既方便又快捷的实现了程序本次设计的程序已经在硬件系统上得到了验证，实验表明，此设计方法能够满足多种不同花样彩灯的变化要求。

并且该方法便于扩展不同变化模式的彩灯花样。

7心得体会

经过将近一周时间的自我学习做设计，课程设计过程中我不仅检验了我以往所学习的理论知识，而且还丰富了课外知识学到了许多在课上没有学过的东西，更重要是经验。

这份宝贵的经验为以后我们步入社会也奠定了基础。

通过这次设计，我的多方面都有所提高，体会到了自己单独做设计时的能力不足，以及综合运用知识的能力，体会了学以致用、突出自己劳动成果的喜悦心情，从中发现自己平时学习的不足和薄弱环节，从而加以弥补，还有再此期间我通过查阅资料上网搜索有学习到了许多课上学不到的东西，当然对学过的知识也是一种巩固，比如我对VHDL语言掌握更加娴熟。

由于本人的设计能力有限，在设计过程中难免出现错误，恳请老师们多多指教,我十分乐意接受老师的批评与指正，本人将万分感谢。

8参考文献

[1]潘松，黄继业等.EDA技术与VHDL.清华大学出版社，2009