电子维修讲义数字电路篇1Word格式文档下载.docx
《电子维修讲义数字电路篇1Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《电子维修讲义数字电路篇1Word格式文档下载.docx（73页珍藏版）》请在冰豆网上搜索。
K一合上，E经R对C充电，uc从0开始呈指数上升；
充电的快慢受时间常数τ=RC约束；
RC小，充电快，uc增长迅速；
反之，缓慢；
特点：
i从最大值E/R→下降趋于0；
uR从最大值E→下降趋于0；
uc从0上升趋于E，均呈指数规律变化；
电容C充滿电（uc=E），然后接通K：
C将放电，从C正端经R到C负端；
放电快慢受RC约束，τ大→放电缓慢，τ小→放电迅速。
也呈指数规律。
从E下降→趋于0；
时间常数τ=RC的单位为秒。
一般认为：
充、放电过程经3～5倍τ的时间即结束（到稳态）。
RC电路的充放电过程需时间，揭示出一个重要的概念：
电容两端的电压不能突变，总是从原始态开始进行：
初始为0时，充电开始瞬间，电容相当于短路；
当充满后，电容相当于断路。
二、脉冲波形的变換
1.微分电路——尖脉冲形成电路
ui
输出与输入间为微分关系；
时间常数τ=RC；
输入在脉冲持续期间，相当于加上幅值为E的电源对C充电，
输出uo（uR）从E→下降至0；
充
输入脉冲间隔期间ui=0，相当于输入端短路，电容C对R放电，由于C上电压极性对输出而言呈负极性，则输出uo从-E→放电至0；
放
尖脉冲的脉宽受RC约束。
为了形成尖脉冲，时间常数τ=RC应很小，让其在一个输入脉冲间隔内很快完成充放电；
形成微分电路的条件是：
τ（RC）＜＜tk（tk为输入脉冲宽度）
当RC＞＞tk时，变成耦合电路：
τ很大
因为时间常数很大，在输入持续期，电路充放电过程缓慢，不能在输入脉冲跳变之前结束；
电路将信号式样‘无变化’地耦合到输出，只不过是信号的交流分量形式，相当于交流放大电路中的耦合电容。
2.积分电路
输出是输入信号的积分，典型的电容充放电过程。
积分条件是：
τ（RC）＞＞tk
在脉宽和间隔时间内，充电充不至E、放电也放不至0，输出为‘三角形’积分波。
当积分时间常数不同时，将影响输出波‘线性度’等参数，如下图：
3
1.RC小（充、放电迅速）：
线性差、幅度高；
3.RC大（充、放电缓慢）：
线性好、幅度低；
当RC极大时成为阻容滤波器，尤如交流整流后的滤波器作用。
在线性放大电路中，我们希望信号无失真地传送；
在脉冲与数字电路中，往往用改变时间常数等方式将一种波形‘故意失真’成另一种特定形式，以滿足电路需要。
三、晶体管开关电路及应用
1.二极管开关：
由单向导电特性可将二极管等效为右图开关；
（上+、下-），D正向导通→K闭合；
0
（为0，短路），D截止→K断开；
2.三极管开关：
用三极管的饱和、截止状态来形成开关作用。
uo=0
uo=EC
共射极接法（工作于饱和、截止区，放大区仅为前两者间的过渡）：
当输入足够大→三极管饱和，两个PN结均正向偏置→输出为0；
相当c、e间开关闭合；
当输入≈0→三极管截止，两个PN结均反向偏置→输出≈EC；
相当c、e间开关断开；
输出，输入间状态是相反的，称为反相器；
若将RC換成继电器、指示灯等负載，其等效的开关即构成驱动电路。
显而易见，这些驱动是由输入端的信号形成的Ib控制的，一般要求：
βIb＞3Icmax，使之有足够的基极电流实现三极管饱和。
应用例：
⑴反相器
uo
当
ui为矩形脉冲时：
→三极管饱和→uo
→三极管截止→uo
输出、输入间是反相的。
-Eb使动态时三极管截止更好，脉冲突变更陡直。
⑵驱动指示灯
当输入为高电平时→驱动三极管饱和（c、e开关闭合）→指示灯亮；
当输入为低电平时→驱动三极管截止（c、e开关断开）→指示灯灭；
图中：
白炽灯额定电压≈Ec；
R为发光二极管的限流电阻；
⑶驱动继电器
J
驱动继电器的过程与指示灯相同。
对感性负載，需并联泄流二极管。
用复合三极管可得到更大的β值，以减小基极驱动电流。
也可用PNP管（将右图垂直翻转即为左方形式）：
当输入高电平时，管子截止（J失电）、输入低电平时，管子饱和（J得电）——与NPN管形式正好相反；
⑷驱动开关陣列
在一个数字系统或其电路板中经常要使用多个上述的驱动开关，将多个‘开关’集成在一块基片上的ULN2000系列‘开关陣列集成电路’也得到广泛应用。
EC
O1
O2
O3
O4
O5
O6
O7
O8
Vcc
一片ULN2003内有8个独立的集电极开路驱动电路。
每一路输出容量约80mA。
右图为片内结构示意及片外连接方式。
ULN2000系列多种不同路数、输出容量的型号可供选择。
ULN2003广泛用于8位微处理器系统等的总线、接口、输出驱动。
以适应电路板的较高密度装配、制作。
四、二进制的基本表示方法
数字电路是研究‘开’、‘关’两个状态构成的逻辑关系及系统。
常用数码符号‘0’、‘1’来对应表示。
与此相关的即为‘二进制’，包括与十进制之间的对应关系。
和熟知的十进制数一样，二进制数也是‘累进计数’，只不过是‘逢二进一’。
二进制中只有‘0’、‘1’两个数码符号，也称‘数码’；
它们的累计即在‘0’、‘1’间按‘逢二进一’的方式进行。
1001左式可見：
低三位相加，没有出现‘逢二进位’，各位的和可对位写
11010出。
高二位相加（包括对本位的进位）出现二，应向上位进位，
100011并写出本位‘和’（左例本位写0）。
由此规律：
十进制数和二进制数的对应关系可写成以下形式：
十进数
1
2
二进数
00
01
10
11
二位形式三位形式
4
5
6
7
000
001
010
011
100
101
110
111
四位形式
二进
8
9
12
13
14
15
十进
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
‘位权’（簡称‘权’）的意义：
二进制数只有0、1两种数码符号，多位组成的二进制数所对应的十进制数数值可以通过‘权’相加求得：
观察‘四位形式’的对应关系：
在十进数的1、2、4、8，对应了二进制数中只有某一位为‘1’，其余为0，即某位二进码为‘1’时，表示该位具有十进数值的多少——称为该位的‘权’，然后把‘出现1的权值加起来就可以了’。
权2n-1………32168421
二进数位an-1………a5a4a3a2a1a0权值是2n关系，与‘打麻将数翻一样’。
对四位表示方式常称为‘8-4-2-1’编码，即为对应位的‘权值’；
用权相加即可求出对应的十进数值。
例有一个二进数（101001）2………脚标表示括号内为二进制数；
权32168421
所以，（101001）2＝32+0+8+0+0+1＝（41）10——即为十进制的41；
以上是学习数字电路时对二进制内容的最基本的要求。
五、门电路
组成数字逻辑系统的单元有‘门电路’、‘触发器’等。
门电路是组成数字逻辑的最基本单元。
由门电路构成的逻辑电路又称为‘组合逻辑电路’，特点是：
电路无存儲功能，输出是输入的即时响应——只要输入确定了，输出就唯一确定。
所谓‘逻辑关系’是指‘条件与结果的关系’。
L
‘与’逻辑：
只有当A、B都合上（条件成立），L才能发亮（结果才成立）；
‘或’逻辑：
当A或B或全部合上，L均可发亮；
A
‘非’逻輯：
当A合上（条件成立），L不发亮（结果不成立）；
上述开关条件与灯亮是三种最基本的逻辑关系。
条件及结果是人为事先约定的，显然，约定不同，分析出的结果也不一定相同。
具有逻辑关系的电路也称为‘逻輯电路’，在数字电子技朮中也习惯称为‘数字电路’。
1.‘逻辑关系’的表示方法和规定：
数字电路是‘开’、‘关’两状态的关系，即条件与结果的成立与否。
所以，在设计、分析过程中常用‘1’、‘0’、‘高电平VH’、‘低电平VL’来表示电路的状态或事件的‘成立’、‘不成立’。
若用‘1’代表VH并表示事件成立、‘0’代表VL并表示事件不成立——称‘正逻輯’方式；
反之称为‘负逻輯’方式。
目前基本上均用‘正逻輯’方式。
这也是电路结构及人们思维方式的习惯决定的。
说明一点：
在这里‘1’、‘0’只是表示电路的状态，它不是二进制的数码。
2.基本门电路及表示：
AB
00
01
10
11
⑴二极管与门（实现‘与’的电路）
（功能口诀）
見0出0
全1出1
（电路）
（逻辑符号）
（逻辑表达式）
每句前两字表示输入、
后两字表示输出结果
（真值表）
可用二极管构成‘与逻辑’，目前广泛使用集成与门：
如CD4081、74LS08、74HC08等。
表达式说明输出L和输入AB间是‘逻辑相乘’，输入可以是多个；
真值表列出了输入所有可能出现的组合，输出L对应得到输入逻辑相乘的结果，功能口诀总结出便于记忆的方式。
見1出1
全0出0
⑵或门
注意与二进制加法的区别：
逻輯加法L＝A+B+……＝1（都等于1），表示只要有一个输入成立，其结果就成立，它实际是表示电路状态。
而逻辑乘法与普通代数的乘法规则是相同的。
集成电路形式的型号如：
CD4071、74LS32、74HC32……
⑶非门（反相器）
CD4069、74LS04、74HC04、……。
等
3.复合门电路：
（与、或、非三种基本门电路的组合使用）
⑴与非门（与门+非门）
B
見0出1
全1出0
L=AB
⑵或非门（或门+非门）
見1出0
全0出1
L=A+B
（组合结构）
⑶异或门
（表达式）
L＝AB
＝AB+AB
（异或符号）
相同出0
不同出1
用与、或、非基本门可复合出多种逻辑门；
用组合逻辑设计方法，可构成各种组合逻辑电路；
也有多种形式的集成复合门电路供选用，如：
CD4070、CD4085……
3.组合逻辑电路的简单分析方法：
前已叙述：
只用门电路构成的逻辑电路称为‘组合逻辑电路’，简称为‘组合电路’。
较复杂的逻辑电路分析、设计、包括相同功能间的电路形式变換，需要借助‘逻辑代数（布尔代数）’和相应的设计方法实现。
本文仅从维修角度编写，因而不讨论设计等较复杂的问题。
可用‘表达式’、‘真值表’对简单的组合逻輯电路逐点、逐级推导，得出输出结论：
例一：
L＇=AB，它又是后一个‘与非’的输入，C也是‘与非’的输入：
所以，L＝ABC，即构成有三个输入端的‘与非门’。
也可在三输入端加不同的输入状态（0、1），由逻辑门输出结果，逐级推导出结论。
例二：
BC
左两逻辑电路的功能是相同的。
说明可以用不同的门电路来实现同一功能。
可用上述在输入端加状态标注的方法分析验证。
4.关于输入状态的说明和电路验证方法
逻辑电路的‘状态真值表’是描述在输入状态下对应的输出状态的表格。
输入状态实际是所有输入端可能存在的状态组合。
一个端子只有‘0’、‘1’两态，因此其所有输入状态的组合量随输入端数呈2n（n为输入端数）规律：
即2个输入端有22=4种输入组合；
3个入端有23=8种；
同理，4、5、6个入端对应16、32、64种输入组合。
在真值表中，输入组合是按二进制数的顺序排列的：
输入
输出
ABC
000
001
010
011
100
101
110
111
ABCD
0000
0001
0010
0011
1000
……
1101
1110
1111
用二进制顺序排列可以方便地将全部组合列出。
上表格即‘十进与二进对应关系’中的‘两位形式’、‘三位形式’和‘四位形式’。
对5个及以上输入端同理可列出，但应用较少。
但是，不能将表格中的输入排列看成是二进制数字，它们的每一行是代表出现在对应端子上的状态，且输入、输出是唯一的必须符合的。
以此可对电路进行验证。
验证方法是：
将所有输入组合的状态逐一代入电路，求出其输出，即得此电路的真值表；
以上述例二：
若求出两电路的真值表结论完全相同，说明两电路完全等效，这就是‘真值表证明法’。
5.工作波形图及控制机理
一般而言，真值表反应出‘静态’式的工作过程。
波形图展现了随机输入状态下电路输出的‘連续’变化方式，有利于对电路的分析。
如果将上述真值表‘右转90°
’，将表格中状态用对应的‘信号跳变’画出，即可得出波形图的表示形式。
⑴以‘与门’为例：
A0011
B0101
L0001
（真值表‘横写’）
将状态画成‘对应跳变’
将‘1’、‘0’代表的高、低电平从左至右画出，形成动态形式的波形图，虚线作为状态变化的‘时间分割点（线）’。
显然，它们是根据输入状态和具体电路的功能逐一判断后作出的输出结论。
对随机输入时的输出波形的画法也由上述原理作出——波形图画法。
与门随机输入如图，作出其输出波形图：
1.
在输入波形上作‘时间分割’虚线；
2.在每个时间段，用‘真值表口诀’判断输出结果并画出：
（左第二段）A=1、B=0→L=0；
余类推，‘連贯’画出。
由输出波形可見：
当B=0（低电平）时，输出始终为0；
只有当B=1（高电平）时，A上的連续脉冲才能出现在输出端，说明与门对信号的控制作用及B端的控制条件。
⑵异或门例：
异或的‘功能口诀’是：
相同出0、不同出1，即可作出其输出波形。
可理解为异或门具有‘状态或数码的比较功能’——对输入两信号进行比较。
⑶与非门例：
同样可根据输入波形和与非的功能口诀作出其波形图；
如果仍以止上述与门的输入为例，可以得出‘与非输出是与门输出的反相’的结论。
原因很简单——与非是与门输出加一个‘非’。
同样可对信号进行控制。
目前，数字电路及其系统中，除个别地方使用分立元件门电路外，均广泛使用集成门电路；
为了便于使用和分析，多使用‘熟记口诀’的方法掌握各自的功能。
数字集成电路使用较多的是CMOS系列和TTL系列：
CMOS的典型型号为CD4000标注，工作电压3～18V，高电平VH≈工作电压、低电平VL≈0V；
TTL系列标注为74LS…、74HC…等，工作电压5V，VH＞2.4V、VL＜0.3V；
在CMOS和TTL混用时，因工作电源电压、高低电平等的差异，也有专门的集成化接口电路来‘缓冲’。
可参考有关资料的介绍。
六、触发器
用信号去驱动（触发），可以改变并保持新状态的电路。
这种电路有‘0’、‘1’两个状态，当触发信号消失后，电路状态仍保持不变，即电路有记忆功能，也可认为一个触发器能存儲一位二进制的数码（0或1）。
也称为时序电路。
经常使用的触发器有如下几种形式：
1.基本RS触发器（常用‘F/F’符号标注触发器，如RSF/F）
S
QQ
RS
Q
‘禁止’
‘不定’
Z‘0’
Z‘1’
保持
（状态真值表）
两个与非门交叉耦合而成。
两个‘Q端’为输出，其状态总是相反的，规定‘Q’代表输出状态；
其反端可念为‘Q非端或Q反端’。
从结构图、由与非功能可分析出：
未触发前（静态）：
R＝S＝‘1’
当R→（下跳：
1→0→1）、S＝‘1’不变，→Q＝‘0’；
这是对输出的置‘0’（Z‘0’）；
当S→（下跳：
1→0→1）、R＝‘1’不变，→Q＝‘1’；
这是对输出的置‘1’（Z‘1’）；
当R或S过后，Q状态被触发更新后的状态将保持不变——记忆功能；
基本RS触发器可用逻輯符号表示，R、S称为置位（输入）端，其上端的小园圈表示应使用下降沿触发，或称为‘下跳变有效’、‘低电平有效’。
因此，R、S静态时均应为高电平‘1’（触发后该端应尽快返回‘1’）。
由上述分析可列成状态真值表，R称为置0端、S称为置1端，当R、S同时为0时，两个与非将‘見0出1’——破坏了Q端互为相反的规定，此项的输出状态是‘不定’的，应禁止此种操作。
基本RS触发器也可用或非门构成：
由或非门构成的基本RSF/F的操作和与非形式相反：
静态时R=S=‘0’，
置位时，高电平有效（S、R端上部没有小圈。
RSQ
00保持
111（Z‘1’）
200（Z‘0’）
11不定（禁止）
（电路结构）
基本RS触发器应用——防振开关：
机械式开关的触点有弹性振动，在掷动瞬间会出现若干‘振动脉冲’，引起信号混乱。
用RS触发器对K防振——每按动一次，Q只有一个脉冲输出。
图中电阻为提供高电平而设。
动作过程可自行分析。
2.J-K触发器
RdSd
JCPK
该触发器要在时钟脉冲CP的作用下，Q状态才能根据J、K控制端的信号更新，属于‘同步工作型’触发器。
Rd、Sd：
强制置位端（不受CP约束，单独RS功能），下降沿有效（平常应为高电平）。
CP也是下降沿有效（在CP下降沿时刻更新Q状态）。
JKQnQn+1
在CP时刻：
（Qn：
原状态；
Qn+1：
新状态）
（保持）
（随J，Z‘0’）
（随J，Z‘1’）
（翻转，Qn+1=Qn）
J=K=0→状态保持不变；
J=K=1→状态翻转；
J≠K→新状态跟随J状态变化；
不存在‘禁止’态，JK触发器是全功能形式。
使用时，在CP持续期间，J、K状态应稳定，否则会出错。
J-K触发器除具有‘强制置位’功能（也称为‘异步置位’）外，也具备‘同步置位’和‘翻转’功能。
而‘翻转’功能是构成计数器、分频器等时序电路的重要条件。
3.D触发器：
——跟随式F/F
DCP
在时钟脉冲CP作用下，所状态Qn+1始终跟随控制端D的状态：
Qn+1=DCP上升沿有效。
D触发器常用于数码保存、传送；
S、R为异步置位，高电平有效。
特例：
Q和D連接，形成T＇F/F——翻转型、计数分频型触发器
设：
F/F初始态Q=0，（Q=1）
Q=0，（Q=1）→D=1：
CP过后→Q=1（Q=0）→D=0：
CP过后→Q=0……（持续翻转）
在CP作用下，每一个CP的上跳时刻使触发器翻转一次；
Q和CP波形比较：
Q波形周期是CP的2倍，即频率为其二分之一，称：
T＇F/F是一个‘二分频器’；
触发器等时序电路的波形画法与组合电路类似，由于时序电路的状态是在原状态的基础上更新，因此必须首先设定初始状态（初态）；
在CP的触发时刻（是上升沿、还是下降沿）根据电路功能（真值表）和連接方式，判断出新状态并逐段画出；
每一次更新后，状态要保持到下一次CP作用前。
集成化J-K触发器的常见型号有：
CD402774LS109CC74HC107………；
集成化D触发器的常见型号有：
CD401374LS74CC74HC74………；
使用时应搞清楚CP、置位端等的有效方式（上升沿还是下降沿,高电平还是低电平）；
七、典型应用电路
1.单稳态电路：
具有一个稳定状态和一个暫稳状态：
触发后从稳态进入暫稳态，经一段时间后又自动返回稳态的电路。
它有‘延时’的效果，又称‘为单稳延时电路’。
Uo
G2
（静态）稳态时：
A=0→Uo=1
（A=0）B=1→C已充滿电（D=1）；
当A上跳触发：
A=1D=1→Uo下跳至暫态，
tw≈RC
同时
升级会员 