DDS结构特点Word文件下载.docx
《DDS结构特点Word文件下载.docx》由会员分享，可在线阅读，更多相关《DDS结构特点Word文件下载.docx（22页珍藏版）》请在冰豆网上搜索。
AD9833
2.5～5.5
20
10个管脚的uSOIC封装
AD9834
50
20个管脚的TSSOP封装并内置比较器
AD9835
5
200
经济，小型封装，装型输入，内置内置D/A转换器
AD9830
300
经济，并行输入，内置D/A转换器。
AD9850
125
480
内置比较器和D/A转换器
AD9851
180
3/3.3/5
650
内置比较器、D/转换器和时钟6倍频器
AD9852
3.3
1200
内置12位的D/A转换器、高速比较器、线形调频和可编程参考时钟倍频器
AD9853
165
1150
可编程数字QPSK/16-QAM调制器
AD9854
内置12位两路正交D/A转换器、高速比较器和可编程参考时钟倍频器
AD9858
1000
2000
内置10位的D/A转换器、150MHz相频监测器、充电汞和2GHz混频器
一、AD9850的结构
AD9850是AD公司采用先进的DDS技术1996年推出的高集成度DDS频率合成器，它内部包括可编程DDS系统、高性能DAC及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器。
接上精密时钟源，AD9850可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波输出。
此正弦波可直接用作频率信号源或转换成方波用作时钟输出。
AD9850接口控制简单，可以用8位并行口或串行口经、相位等控制数据。
32位频率控制字，在125MHz时钟下，输出频率分产率达0.029Hz。
先进的CMOS工艺使AD9850不仅性能指标一流，而且功耗少，在3.3V供电时，功耗仅为155mW。
扩展工业级温度范围为-40～+85摄氏度，其封装是28引脚的SSOP表面封装。
AD9850采用32位相位累加器，截断成14位，输入正弦查询表，查询表输出截断成10位，输入到DAC。
DAC输出两个互补的模拟电流，接到滤波器上。
调节DAC满量程输出电流，需外接一个电阻Rset，其调节关系是Iset=32（1.248V/Rset），满量程电流为10～20mA。
字串6
2.2采用低频正弦波DDS单片电路的解决方案
MicroLinear公司的电源管理事业部推出低频正弦波DDS单片电路ML2035以其价格低廉、使用简单得到广泛应用。
ML2035特性：
（1）输出频率为直流到25kHz，在时钟输入为12.352MHz野外频率分辨率可达到1.5Hz（-0.75～+0.75Hz），输出正弦波信号的峰-峰值为Vcc；
（2）高度集成化，无需或仅需极少的外接元件支持，自带3～12MHz晶体振荡电路；
（3）兼容的3线SPI串行输入口，带双缓冲，能方便地配合单片机使用；
（4）增益误差和总谐波失真很低。
ML2035为DIP-8封装，各引脚功能如下：
（1）Vss：
-5V电源；
（2）SCK：
串行时钟输入，在上升沿将串行数据锁入16位移位寄存器；
（3）SID：
串行数据输入，该串行数据为频率控制字，决定6脚输出的频率；
字串4
（4）LATI：
串行数据锁存，在下降沿将频率控制字锁入16位数据锁存器；
（5）Vcc：
+5电源；
（6）Vout：
模拟信号输出；
字串1
（7）GND：
公共地，输入、输出均以此点作为参考点；
（8）CLKIN：
时钟输入，可外接时钟或石英晶体。
ML2035生成的频率较低（0～25kHz），一般应用于一些需产生的频率为工频和音频的场合。
如用2片ML2035产生多频互控信号，并与AMS3104（多频接收芯片）或ML2031/2032（音频检波器）配合，制作通信系统中的收发电路等。
可编程正弦波发生器芯片ML2035设计巧妙，具有可编程、使用方便、价格低廉等优点，应用范围广泛。
很适合需要低成本、高可靠性的低频正弦波信号的场合。
字串9
ML2037是新一代低频正弦波DDS单片电路，生成的最高频可达500kHz。
2.3自行设计的基于FPGA芯片的解决方案
DDS技术的实现依赖于高速、高性能的数字器件。
可编程逻辑器件以其速度高、规模在、可编程，以及有强大EDA软件支持等特性，十分适合实现DDS技术。
Altera是著名的PLD生产厂商，多年来一直占据着行业领先的地位。
Altera的PLD具有高性能、高集成度和高性价比的优点，此外它还提供了功能全面的开发工具和丰富的IP核、宏功能外它还提供了功能全面的开发工具和丰富的IP核、宏功能库等，因此Altera的产品获得了广泛的应用。
Altera的产品有多个系列，按照推出的先后顺序依次为Classic系列、MAX（MultipleArrayMatrix）系列、FLEX（FlexibleLogicElementMatrix）系列、APEX（AdvancedLogicElementMatrix）系列、ACEX系列、Stratix系列以及Cyclone等。
字串2
Max+plusII是Altera提供的一个完整的EDA开发软件，可完成从设备输入、编译、逻辑综合、器件适配、设计仿真、定时分析、器件编程的所有过程。
QuartusII是Altera近几年来推出的新一代可编程逻辑器件设计环境，其功能更为强大。
用Max+plusII设计DDS系统数字部分最简单的方法是采用原理图输入。
相位累加器调用lmp_add_sub加减法器模拟，相位累加器的好坏将直接影响到整个系统的速度，采用流水线技术能大幅度地提升速度。
波形存储器（ROM）通过调用lpm_rom元件实现，其LPM_FILE的值*.mif是一个存放波形幅值的文件。
波形存储器设计主要考虑的问题是其容量的大小，利用波形幅值的奇、偶对称特性，可以节省3/4的资源，这是非常可观的。
为了进一步优化速度的设计，可以选择菜单Assign|GlobanProjectLogicSynthesis的选项Optimize10（速度），并设定GlobalProjectLogicSynthesisStyle为FAST，经寄存器性能分析最高频率达到100MHz以上。
用FPGA实现的DDS能工用在如此之高的频率主要依赖于FPGA先进的结构特点。
AD9850是AD公司生产的最高时钟为125MHz、采用先进的CMOS技术的直接频率合成器，主要由可编程DDS系统、高性能模数变换器（DAC）和高速比较器3部分构成，能实现全数字编程控制的频率合成。
1.AD9850原理
AD9850内含可编程DDS系统和高速比较器，可实现全数字编程控制的频率合成。
可编程DDS系统的核心是相位累加器，由一个加法器和一个N位相位寄存器组成，N一般为24～32。
每来一个外部参考时钟，相位寄存器便以步长M递加。
相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。
正弦查询表包含一个正弦波周期的数字幅度信息，每一个地址对应正弦波中0°
～360°
范围的一个相位点。
查询表把输入地址的相位信息映射成正弦波幅度信号，然后驱动DAC输出模拟量。
相位寄存器每过2N/M个外部参考时钟后返回到初始状态一次，相应地正弦查询表
每经过一个循环也回到初始位置，从而使整个DDS系统输出一个正弦波。
输出的正弦波频率fout=M*fc/2N，fc为外部参考时钟频率。
AD9850采用32位的相位累加器将信号截断成14位输入到正弦查询表，查询表的输出再被截断成10位后输入到DAC，DAC再输出两个互补的电流。
DAC满量程输出电流通过一个外接电阻RSET调节，RSET的典型值是3.9kΩ。
将DAC的输出经低通滤波后接到AD9850内部的高速比较器上即可直接输出方波。
在125MHz的时钟下,32位频率控制字可使AD9850输出频率分辨率达0.0291Hz。
2.控制字与时序
AD9850有40位控制字，32位用于频率控制（低32位），5位用于相位控制，1位用于电源休眠（Powerdown）控制，2位用于选择工作方式。
这40位控制字可通过并行或串行方式输入到AD9850。
在并行装入方式中，通过8位总线D0—D7将数据输入到寄存器，在W-CLK的上升沿装入8位数据，并把指针指向下一个输入寄存器，在重复5次之后再在FQ-UD上升沿把40位数据从输入寄存器装入到频率/相位数据寄存器（更新DDS输出频率和相位）
，同时把地址指针复位到第一个输入寄存器。
AD9850的复位（RESET）信号为高电平有效，且脉冲宽度不小于5个参考时钟周期。
AD9850的参考时钟频率一般远高于单片机的时钟频率（小厮所用为单片机89C51，使用12M晶振），因此AD9850的复位（RESET）端可与单片机的复位端直接相连。
3.与单片机接口
W-CLK和FQ-UD信号都是上升沿有效，用MOVX@DPTR,A指令向AD9850传
送控制字时，P2.7经反相并与反相后的信号相与得到一上升沿送至AD9850的W-CLK脚，此时已送到总线上的数据将被AD9850接收，连续五次将40位的控制字全部发送以后，用MOVXA,@DPTR指令产生FQ-UD信号，使AD9850更改输出频率和相位，此时读入到单片机内的数据实际上无任何意义。
4.程序设计
ORG0000H
MOVR0,#00H
DJNZR0,$
AJMPMAIN
ORG0100H
MAIN:
MOVSP,#60H
MOV30H,#00H
MOV31H,#00H
MOV32H,#099H
MOV33H,#099H
MOV34H,#099H
START:
MOVR0,#05H
MOVR1,#30H
MOVDPTR,#7FFFH
;
五次送数
DD:
MOVA,@R1
MOVX@DPTR,A
INCR1
DJNZR0,DD
MOVXA,@DPTR
AJMP$
END
5.一点补充
如果还需要获得方波等，建议按照如下电路设计，Vinn和Vinp对信号比较（内部比较器）即可产生高频方波。
如果只是要得到正弦波，那么，电路将极大简化，只需保留Iout的200欧（R4）负载电阻和电流互补输出的100欧（R5）电阻即可。
二、DDS原理与AD9852的结构
基本的DDS是在高速存储器中放入正弦函数-相位数据表格,经过查表操作,将读出的数据送到高速DAC产生正弦波。
常用的可编程DDS系统如图1所示。
DDS系统由频率控制字、相位累加器、正弦查询表、D/A转换器和低通滤波器组成。
参考时钟一般为高稳定度的晶体振荡器,其输出用于同步DDS各组成部分的工作。
对于计数容量为2的相位累加器和具有M个相位取样点的正弦波波形存储器,若频率控制字为Ｋ,输出信号频率为fo,参考时钟频率为fc,则DDS系统输出信号的频率为:
AD9852是由ADI公司生产的高性能DDS芯片,主要由DDS核心、寄存器、DAC、数字乘法器、反辛格函数滤波器、比较器、I／O接口等电路组成。
其系统功能框图如图2所示。
1DDS的基本原理
DDS技术是一种把一系列数字量形式的信号通过DAC转换成模拟量形式的信号的合成技术。
正弦输出的DDS的原理框图如图1所示。
相位累加器在A位频率控制字FCW的控制下，以参考时钟频率fc为采样率，产生待合成信号相位的数字线性序列。
将其高P位作为地址码，通过查询正弦表ROM，产生S位对应信号波形的数字序列S（n），再由数/模转换器（DAC）将其转化为阶梯模拟电压波形S（t），最后由低通滤波器LPF平滑为正弦波输出。
频率控制字FCW和时钟频率fc共同决定了DDS输出信号的频率f0，它们之间的关系满足：
f0=（FCW/2A）·
fc
（1）
所以，在DDS结构及fc确定的前提下，通过FCW的控制就可以方便地控制输出频率f0。
其频率分辨率为：
f=f0min=fc/2N
（2）
按照Naquist准则，最高输出频率可达0.5fc。
但考虑到实际低通滤波器的限制，最高输出频率一般为0.4fc。
由于DAC非线性作用的存在，使得查表所得的幅度序列从DAC的输入到输出要经过一个非线性过程。
于就会产生输出信号f0的谐波分量。
又因为DDS是一个采样系统，所以这些谐波会fc为周期搬移，即：
f=μfc±
vf0
（3）
其中，u、v为任意整数。
它们落到Nyquist带宽内就形成了有害的杂散频率，频率的位置可以确定，但幅度难以确定。
所以在工程设计过程中要充分考虑输出频带，注意避免上述杂散分量落入其中，以此来获得较好的杂散指标。
2DDS芯片介绍
DDS的诸多优点使它得到了非常广泛的应用。
在数字调制方面，它可以用来实现FSK、QPSK、8PSK等调制。
在转达频率源方面，它可以实现多点、窄步长、高相噪的点频输出的频率源以及线性调频输出频率源。
在扩频通信方面，它可实现CDMA工作方式以及多种规律的跳频模式。
现在国外已经有非常成熟的DDS芯片。
Qualcomm公司推出了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368，其中Q2368的时钟频率为130MHz，分辨率为0.03Hz，杂散控制为-76dBc，变频时间为0.1μs；
美国AD公司也相继推出了他们的DDS系列：
AD9850、AD9851、可以实现线性调频的AD9852、两路正交输出的AD9854以及以DDS为核心的QPSK调制器AD9853、数字上变频器AD9856和AD9857。
AD公司的产品全部内置了D/A变换器，称为Complete-DDS。
其中，AD9852时钟频率为300MHz，近端杂散抑制优于-80dBc，远端优于-48dBc，相位噪声为-148dBc/Hz@10kHz，频率跳变速度为130ns，频率分辨率为1μHz。
AD9852主要由48位的频率寄存器、48位相位累加器、正（余）弦查询表（带正交输出）、幅度调制寄存器、乘法器和12位D/A转换器构成。
AD9852可以实现单频、FSK、Chirp、FMChirp、BPSK等多种输出形式。
用其中的Chirp模式和FSK模式可以方便地实现跳频功能，满足雷达跳频系统的要求。
使用时只要初始化DDS，设定跳频持续时间和跳频间隔时间即可实现自动跳频。
这比以往的DDS芯片如AD9850要方便得多。
AD9852的管脚分为三部分：
（1）数据及控制端口；
（2）电源部分；
（3）参考及输出部分。
由于AD9852是目前市场上性价比较高的DDS器件之一，而且AD9852具有线性调频功能，可以方便实现频率的跳变。
所以在雷达跳频系统中最终采用了AD9852芯片。
下面就该芯片的应用设计做一简要介绍。
3频率合成器的设计
要让AD9852工作，需要按下列流程初始化：
（1）数据在WR信号控制下从并行输入口D0～D1写入48位并行寄存器，或在SCLK控制下从串行输入口SDATA写入48位串行寄存器。
（2）对S/PSELECT置1或置0以决定输入数据是并行还是串行。
1为并行，0为串行。
（3）AD9852芯片内部不带带通滤波器，所以外围电路中应该实际工作需要外接带通滤波器，滤除不需要的频率分量。
利用一片AD9852及简单的外围电路实现频率合成器的结构框图如图2所示。
根据设计过程中的实际经验，有以下几个问题需要注意。
3.1单片机的选择
因为AD9852是3.3V系统，所以必须选择可以工作在3.3V的单片机。
设计之初，忽略了这个问题，选用了普通51系列芯片，因为其输出电平只能为5V，高于3.3V，DDS芯片因此被损坏。
所打算采用51系列，但因为其在市场上很难买到，所以最终采用了Microchip公司的PIC系列单片机PIC16F874。
该单片机可以工作在2.2～5.5V的范围内。
又考虑到设计要求的高速控制，PIC16F874单片机的速度是51系列的3倍，所以PIC16F874单片机满足设计要求。
3.2单片机的外围电路
DDS的工作电压是3.3V,而PIC的掉电复位电压是4.5V，所以PIC单片机的外围电路需要使用上电复位模式。
3.3要避开DDS杂散较大的输出频点
在实际应用中，还有一些点的杂散信号很大，而且离主频很近，无法去除。
所以应该避免输出这些频点。
这些频点为靠近fc/3、fc/4、fc/5、fc/6……的频点。
3.4去耦
在一个电子系统中，通常多个器件共用一个电源。
而电源线给交流信号提供了一个通路，使得交流信号通过电源线在器件之间传输，形成了干扰。
所以必须在器件之间和电源到器件之间的电源线上加入滤波部分，滤掉交流干扰，称为去耦。
电源的去耦通常用几个并联电容和串联电感来实现，如图3所示。
3.5接地
接地可以分为单点接地和多点接地。
一般认为，连线长度大于信号波长的二十分之一时，应采用多点接地；
反之，则采用单点接地。
实现多点接地就要在PCB板上布出一个面积较大地接地面，此接地面又与接大地的屏蔽外壳大面积接触。
这样整个地的阻抗很小，电位可以认为是一致的，各器件就近接地，就避免了在线上形成干扰。
在数模混和的电路中，由于数字部分干扰源很多，所以模拟部分易受影响。
因此要注意把模拟地和数字地分开。
一般的方法是用一根线来连接数字地和模拟地，而且只在一处相连，这样就可以较好地切断数字部分的干扰源。
3.6充分利用DDS的sweetpots
如前所述，在DDS中，其相位累加器的位数为A，但用来查询正弦表的位数只有其高P位，剩下的就四舍王入丢弃了，这样做会产生一种相位截断误差。
但是如果相位累加器中的A-P位恰好为0，其输出频点的特性就会比较好，这就是所谓的“sweetpots”。
所以在DDS单点输出时，使DDS尽量在sweetpots频点输出，可以达到优化输出特性的目的。
3.7DDS参考信号输入端的注意事项
由于采用了参考信号单端输入的方式，所以REFCLKB端应该接地或电源；
参考信号输入端REFCLK要跟电源相连接。
因为DDS的参考信号要求有1.6V的直流电平，在参考信号输入到REFCLK端的端点处，应接一个5.1kΩ的电阻到3.3V直流电源，同时接一个0～10kΩ的可变电阻（此处取5kΩ）到100Ω的电阻，经过电阻分压，REFCLK端就有1.6V的直流电压。
这个0～10kΩ的可调电阻同时用来微调REFCLK端对地的电阻，以调节REFCLK的直流电位，具体情况请参看图4。
图4中的II形滤波部分是为了滤除电源对REFCLK端的干扰。
检验证明，利用AD9852设计的频率合成器具有跳频速度快、频率分辨率高、体积小、系统工作稳定、使用方便等优点。
因此它有很强的实用价值。
4信号的产生
4.1AM信号的产生
设需要产生一个载波频率为f0,调制频率为f的幅度调制信号,则给AD9852输入一个48位的频率控制字,产生一个频率为f0的固定幅度的载波。
AD9852可以通过数字乘法器控制输出信号的幅度,要产生一个调制频率为f的振幅调制信号,只需产生一系列随着调制信号幅度变化的幅度控制字,则可直接产生数字式的调幅波。
AM信号产生原理如图3所示。
4.2FM信号的产生
根据
（1）式,通过改变频率控制字K,可以迅速改变输出信号的频率。
因此,FM信号的产生和前面的AM信号产生相似,按照调制信号幅度的变化,实时改变频率控制字使输出的频率随调制信号的幅度变化。
特别地,AD9852通过改变工作模式,可以产生线性调频信号（Chirp）,通过改变时间步进量（斜率计数器）和频率步进量（频率字）来产生不同斜率,从而实现非线性扫频。
FM信号产生原理如图4所示。
4.3二进制PSK信号的产生
两点（二元或两相位）相移键控是在预先设置好的两个14位相移量中快速切换。
其控制信号为芯片的一个管脚“BPSK”,“BPSK”端的逻辑状态选择相移量,当为低时,选择相位1;
为高时,选择相位2。
在“BPSK”上输入巴克码信号,则输出信号为二相巴克码信号。
4.4二进制ASK信号的产生
DDS集成芯片AD9852内部包含“通断整形键控”。
“通断整形键控”功能使用户控制数模变换器的输出幅度渐变上升和下降,可减小反冲频谱,幅度突变会在很宽的频谱范围内产生冲击,要用此功能首先使数字乘法器有效,输出幅度渐变可在内部自动进行,也可由用户编程控制。
当数字乘法器的输人值全0时,输入信号乘以0,产生零幅度;
数字乘法器全1时,输入信号乘以1,是满幅度。
系统结构如图6所示,由于系统是通过实时改变DDS的幅度控制字和频率控制字,来实现调幅和调频的功能,因此对控制器的处理速度提出了较高的要求,本设计采用DSP芯片TMS320C31为控制器,通过键盘和液晶显示作为用户的人机接口。
由于DDS输出的信号是通过DAC产生的,因此不可避免的存在一些杂散,故需在DDS输出级设计一个低通滤波器。
用AD9852实现调制信号的产生,突出地体现了直接数字频率合成器的频率分辨率高（达到10-6Hz）、频率转换速度快（达到纳秒级）、输出频谱纯的特点。
同时通过控制其调幅、调相、（非）线性调频等功能,可产生多种复杂波形信号。
三、AD9954结构特点
AD9954是采用先进的DDS技术开发的高集成度DDS器件。
它内置高速、高性能D/A转换器及超高速比较器，可用为数字编程控制的频率合成器，能产生200MHz的模拟正弦波。
AD9954内含1024×
32静态RAM，利用该RAM可实现高速调制，并支持几种扫频模式。
AD9954可提供自定义的线性扫频操作模式，通过AD9954的串行I/O口输入控制字可实现快速变频且具有良好的频
升级会员 