基于FPGA的失真度测试仪毕业设计论文Word文件下载.docx
《基于FPGA的失真度测试仪毕业设计论文Word文件下载.docx》由会员分享，可在线阅读，更多相关《基于FPGA的失真度测试仪毕业设计论文Word文件下载.docx（36页珍藏版）》请在冰豆网上搜索。
Abstract
Inthedesignandapplicationofelectronicengineering，bothinopencircuitandinclosedcircuit，signaliscertainlyaffectedbyenvironment，thestatusofthetransportnetworkandthechangeofparametersofthecomponentapplied.Thenthecharactersofusefulinformationwillbechangedmoreorlessandthechangeisgenerallycalledasdistortion，namelyso-calledsignaldistortion.Signaldistortionincludesthreekindsofdistortion:
frequency，phaseandwaveform.Thewaveformdistortioniccausedbythenonlinearityoftheamplifiercircuitsitisoftencalledasnonlinearitydistortion.Thenonlinearitydistortionalsoincludeharmonicdistortionandintermodulationdistortion.
Wecantestthecharaterofthetransportnewtokbydetectingthenonlineardistortionandthisisuseufltoimprovethecharacterofthenewtork.Inthegeneration，transportandreceptionofsingal，wemustcareufllyanalyzeandhandledistortion.Kindsofnonlineardistortionmetershavebeenwidelyusedinmanyfieldssuchaselectronies，electricityandcommunication，andsoon.Thedistortionmetersusedincommongenerallybedivideintowkindsasthemethodoftheoryoftest.Theyarethemethodofsuppressedfirstfrequencyandthemethodoffrequeneytableanalysis.Mostofanalogdistortionmetersapplythemethodofsuppressedfisrtfrequency.Butthedisadvantagesareneedtosuppplythefirstfrequencyandthelowertestprecisionofthelowfrequency.Themethodofanalysisfrequencytableisusingthemeteroffrequencytabletotestallkindsoffrequencyandthencalculatethedistortionofthewave.Butthemeterofanalysisfrequencytbaleismoreexpensive.
Asthedevelopmentofmicro-computerandsinglechip，especiallytheDSPchip，Thepaperadvanceamethodofmeasurethedisotrtionofsinesingal，whichisusingtheDSPchiptocarryouttheFFTtogetthemagnitudeofallkindsoffrequencythenusingtheformulacalculatethedistortion.Thepaperfisrtintroducethemeasuremethodofgenerallydiostrtionmeterofinternalandoverseasandtheapplicationofthemeterandsecondlycompareseveralmeasuremehtods，thenchoosethebestmethodandexpoundhowtocarryoutthismeasuremethodinhardwareandsotfware.Usingmatlabemulatethemethodandshowtheresult.Atthelastgivetheerroanalysisofhardwareandsoftwareduringthemeasurementandthesummarize.
Keywords:
FFT；
FPGA；
distortion.
第1章绪论
1.1课题意义
在电子工程的设计和应用中，信号无论在开路传输或闭环传输过程中都会受到环境、传输网络的工作状态和应用元件参数变化的影响，其或多或少的改变了原始信号的性质，这种变化就是所谓的信号畸变现象，通常叫做失真。
失真度是无线电信号的一个重要参数。
在无线电计量测试中，许多参数的准确测量都涉及失真度测量问题。
例如：
在检定电压表、功率表和交流数字式电压表时，为了减小不同检波式仪表的波形误差、提高检定的准确度，就必须减小信号源的失真。
其次通过非线性失真测试还可以考察传输网络的失真性质，有利于改进传输网络的性质。
因此在信息产生、传递、接受过程中，必须认真分析处理好失真问题，并且在低频和超低频的标准波形的测试和计量中，在电力系统以及其他要求检测信号波形纯正性时，如振动信号、电力系统信号和工业控制中的激励信号和输出信号的波形纯正性的检测中，均需要检测波形的失真度。
因此认真分析并处理好失真度问题是非常重要的。
1.2失真度测试仪介绍
失真度表征一个信号偏离纯正弦信号的程度.失真度定义为信号中全部谐波分量的能量与基波能量之比的平方根值。
"
如果负载与信号频率无关"
，则信号的失真度也可以定义为全部谐波电压的有效值与基波电压的有效值之比并以百分数表示"
即
式中：
r为失真度；
p为信号总功率；
P1为基波信号功率；
U1为基波电压的有效值；
U1~Un为谐波电压的有效值。
目前测量失真度的仪器根据测量原理大致可以分为两大类：
一般模拟式的失真度测试仪都采用基波剔除法，此类失真度测试仪所能测量的最低频率为2Hz。
但是此类失真度测量仪一般需要提供基波信号或未失真的信号，而且误差较大，尤其对低失真度的测量精度很低。
第二类失真度测量方法为频谱分析法。
这类方法用频率分析仪测量各次谐波的方法计算出波形失真度，它可以测量出测信号中的1-10次谐波分量，采用该方法较好的解决了超低频率失真度的测量问题，它一般用于失真度较小的场合。
本课题采用FFT法测量失真度。
测量时首先通过模数变换电路，将被测信号数字化，然后通过FFT变换完成信号的快速傅立叶变换，计算出被测信号中各频率成分的幅度有效值，进而带入失真度计算公式计算出相对准确的失真度。
1.3失真度测试仪的发展状况
在上世纪50年代以前，由于受技术条件的限制对非线性失真的分析方法采用典型的单信号输入法。
通过被测网络逐一的输入一个不同频率的相对纯正的正弦信号，在其输出端监测其产生的谐波信号的大小，决定信号的非线性失真程度。
由于当时不可能有优良的选频电压表去监测被测网络的各次谐波成分，而是采用基波抑制法直接测量总谐波的有效值，通过技术处理读取被测网络的失真度值。
上个世纪50年代处于电子管的发展时期，在国际上设计有各种电子管程式的谐波失真度测量仪。
我国直到上个世纪50年代末才开始试制电子管程式的失真度测试仪，并在国内相继推出52一
型、52一
型、52一IA型失真度测试仪。
这些仪器的频率范围为20HZ一20KHz，失真度可测量程为1%-10%。
上个世纪60年代末期，国际上己经普遍的应用晶体管程式的失真度测试仪。
我国在上个世纪70年代国内市场上相继出现了BSI型、BZS型、B1sA型等晶体管失真度测试仪其频率范围按照我国技术和发展要求，扩展为2Hz-200KHz，失真度可测量程为0.1%-100%。
在此期间，为配合收音机、录音机生产流水线的快速测量非线性失真特性指标，设计出BS4型、BSS型等自动点频失真仪。
上个世纪80年代随着我国集成电路设计规模的扩大，立体声广播对传媒设备性能要求的提高，我国开始利用集成电路技术设计低失真度测试仪和全自动失真度测试仪，初步满足了国内市场的需求。
早期的失真度测量仪均采用单组基波抑制网络，其基波抑制点处的平衡状态受实际元件参数随温度、湿度的变化影响很大，稳定性差。
后期设计的全自动失真度测量仪、低失真度测量仪、低频分析仪等均采用三组以上的基波抑制网络，构成一个基波抑制阻带，保证了测试性能的稳定。
自上个世纪30年代后出现失真度测量以后，其基本原理均采用基波抑制法，应用电路以采用文式电路、双T网络最为普遍。
上个世纪50年代曾出现波形分析仪可以按照失真度理论定义测量非线性谐波失真，如:
英国的TF455E、TF2330等仪器。
由于技术难度较高，操作不便，计算复杂而不易推广。
因此到目前为止，广泛使用的仍然是基波抑制法的谐波失真度测试仪。
随着微处理器的发展，特别是上个世纪90年代后，谐波分析法重新返回了失真度测量分析的舞台。
这种仪器通过以微处理器为核心的软硬件结合，它能快速的测定被测信号中的基波和谐波的频率、幅度、相位，并能快速的计算谐波失真度，不仅可以进行通常的谐波失真测量，为了提高仪表的性价比，系统往往设计成多功能。
这种仪器对音频传输设备的性能分析非常方便，是失真度测量设备的最新发展技术。
1.4技术指标
本设计要求制作基于FPGA的失真度测试仪，采用的方法为频谱分析法，具体要求如下：
1、能完成10位ADC模数转换电路的制作与采样程序的设计。
2、显示电路能够完成失真度的显示。
3、音频信号频率范围要求20—20KHz，音频信号失真度<
5%。
第2章软件工具介绍
2.1FPGA基本知识
2.1.1FPGA基本结构简介
FPGA即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。
它作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。
FPGA采用了逻辑单元阵列LCA这样一个新概念，内部包含可配置逻辑模块CLB、输入/输出模块IOB（InputOutputBlock）和内部连线（Interconnect）三个部分。
目前FPGA的品种很多，有Xilinx的XC系列、TI公司的TPC系列、Altera公司的FIEX系列。
FPGA具有掩膜可编程门阵列的通用结构，它由逻辑功能块排成阵列，并由可编程的互联资源连接这些逻辑功能块来实现不同的设计。
FPGA由6部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。
每个单元简介如下：
1、可编程输入/输出单元（I/O单元）
目前大多数FPGA的I/O单元被设计为可编程模式，即通过软件的灵活配置，可适应不同的电器标准与I/O物理特性；
可以调整匹配阻抗特性，上下拉电阻；
可以调整输出驱动电流的大小等。
2、基本可编程逻辑单元
FPGA的基本可编程逻辑单元是由查找表（LUT）和寄存器（Register）组成的，查找表完成纯组合逻辑功能。
FPGA内部寄存器可配置为带同步/异步复位和置位、时钟使能的触发器，也可以配置成为锁存器。
FPGA一般依赖寄存器完成同步时序逻辑设计。
一般来说，比较经典的基本可编程单元的配置是一个寄存器加一个查找表，但不同厂商的寄存器和查找表的内部结构有一定的差异，而且寄存器和查找表的组合模式也不同。
学习底层配置单元的LUT和Register比率的一个重要意义在于器件选型和规模估算。
由于FPGA内部除了基本可编程逻辑单元外，还有嵌入式的RAM、PLL或者是DLL，专用的HardIPCore等，这些模块也能等效出一定规模的系统门，所以简单科学的方法是用器件的Register或LUT的数量衡量。
3、嵌入式块RAM
目前大多数FPGA都有内嵌的块RAM。
嵌入式块RAM可以配置为单端口RAM、双端口RAM、伪双端口RAM、CAM、FIFO等存储结构。
CAM，即为内容地址存储器。
写入CAM的数据会和其内部存储的每一个数据进行比较，并返回与端口数据相同的所有内部数据的地址。
简单的说，RAM是一种写地址，读数据的存储单元；
CAM与RAM恰恰相反。
除了块RAM，Xilinx和Lattice的FPGA还可以灵活地将LUT配置成RAM、ROM、FIFO等存储结构。
4、丰富的布线资源
布线资源连通FPGA内部所有单元，连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。
布线资源的划分：
1）全局性的专用布线资源：
以完成器件内部的全局时钟和全局复位/置位的布线；
2）长线资源：
用以完成器件Bank间的一些高速信号和一些第二全局时钟信号的布线（这里不懂什么是“第二全局时钟信号”）；
3）短线资源：
用来完成基本逻辑单元间的逻辑互连与布线；
4）其他：
在逻辑单元内部还有着各种布线资源和专用时钟、复位等控制信号线。
由于在设计过程中，往往由布局布线器自动根据输入的逻辑网表的拓扑结构和约束条件选择可用的布线资源连通所用的底层单元模块，所以常常忽略布线资源。
其实布线资源的优化与使用和实现结果有直接关系。
5、底层嵌入
6、内嵌专用硬核
与“底层嵌入单元”是有区别的，这里指的硬核主要是那些通用性相对较弱，不是所有FPGA器件都包含硬核。
2.1.2FPGA设计流程
FPGA设计大体分为设计输入、综合、功能仿真（前仿真）、实现、时序仿真（后仿真）、配置下载等六个步骤，设计流程如图2所示。
下面分别介绍各个设计步骤。
1、设计输入
设计输入包括使用硬件描述语言HDL、状态图与原理图输入三种方式.HDL设计方式是现今设计大规模数字集成电路的良好形式，除IEEE标准中VHDL与VerilogHDL两种形式外，尚有各自FPGA厂家推出的专用语言，如Quartus下的AHDL.HDL语言描述在状态机、控制逻辑、总线功能方面较强，使其描述的电路能特定综合器（如Synopsys公司的FPGACompilerII或FPGAExpress）作用下以具体硬件单元较好地实现;
而原理图输入在顶层设计、数据通路逻辑、手工最优化电路等方面具有图形化强、单元节俭、功能明确等特点，另外，在Altera公司Quartus软件环境下，可以使用MemoryEditor对内部memory进行直接编辑置入数据。
常用方式是以HDL语言为主，原理图为辅，进行混合设计以发挥二者各自特色。
通常，FPGA厂商软件与第三方软件设有接口，可以把第三方设计文件导入进行处理。
如Quartus与Foundation都可以把EDIF网表作为输入网表而直接进行布局布线，布局布线后，可再将生成的相应文件交给第三方进行后续处理。
2、设计综合
综合，就是针对给定的电路实现功能和实现此电路的约束条件如速度、功耗、成本及电路类型等，通过计算机进行优化处理，获得一个能满足上述要求的电路设计方案，也就是是说，被综合的文件是HDL文件（或相应文件等），综合的依据是逻辑设计的描述和各种约束条件，综合的结果则是一个硬件电路的实现方案，该方案必须同时满足预期的功能和约束条件，对于综合来说，满足要求的方案可能有多个，综合器将产生一个最优的或接近最优的结果。
因此，综合的过程也就是设计目标的优化过程，最后获得的结构与综合器的工作性能有关.
FPGACompilerII是一个完善的FPGA逻辑分析、综合和优化工具，它从HDL形式未优化的网表中产生优化的网表文件，包括分析、综合和优化三个步骤.其中，分析是采用Synopsys标准的HDL语法规则对HDL源文件进行分析并纠正语法错误;
综合是以选定的FPGA结构和器件为目标，对HDL和FPGA网表文件进行逻辑综合;
而优化则是根据用户的设计约束对速度和面积进行逻辑优化，产生一个优化的FPGA网表文件，以供FPGA布局和布线工具使用，即将电路优化于特定厂家器件库，独立于硅持性，但可以被约束条件所驱动。
利用FPGACompilerII进行设计综合时，应在当前Project下导入设计源文件，自动进行语法分析，在语法无误并确定综合方式、目标器件、综合强度、多层保持选择、优化目标等设置后，即可进行综合与优化。
在此可以将两步独立进行，在两步之间进行约束指定，如时钟的确定、通路与端口的延时、模块的算子共享、寄存器的扇出等.如果设计模型较大，可以采用层次化方式进行综合，先综合下级模块，后综合上级模块.在进行上级模块综合埋设置下级模块为Don'
tTouch，使设计与综合过程合理化.综合后形成的网表可以以EDIF格式输出，也可以以VHDL或VerilogHDL格式输出，将其导入FPGA设计厂商提供的可支持第三方设计输入的专用软件中，就可进行后续的FPGA芯片的实现。
综合完成后可以输出报告文件，列出综合状态与综合结果，如资源使用情况、综合后层次信息等。
3、仿真验证
从广义上讲，设计验证包括功能与时序仿真和电路验证仿真是指使用设计软件包对已实现的设计进行完整测试，模拟实际物理环境下的工作情况。
前仿真是指仅对逻辑功能进行测试模拟，以了解其实现的功能否满足原设计的要求，仿真过程没有加入时序信息，不涉及具体器件的硬件特性，如延时特性;
而在布局布线后，提取有关的器件延迟、连线延时等时序参数，并在此基础上进行的仿真称为后仿真，它是接近真实器件运行的仿真。
4、设计实现
1.实现可理解为利用实现工具把逻辑映射到目标器件结构的资源中，决定逻辑的最佳布局，选择逻辑与输入输出功能连接的布线通道进行连线，并产生相应文件（如配置文件与相关报告）.通常可分为如下五个步骤。
（1）转换:
将多个设计文件进行转换并合并到一个设计库文件中。
（2）映射:
将网表中逻辑门映射成物理元素，即把逻辑设计分割到构成可编程逻辑阵列内的可配置逻辑块与输入输出块及其它资源中的过程。
（3）布局与布线：
布局是指从映射取出定义的逻辑和输入输出块，并把它们分配到FPGA内部的物理位置，通常基于某种先进的算法，如最小分割、模拟退火和一般的受力方向张弛等来完成;
布线是指利用自动布线软件使用布线资源选择路径试着完成所有的逻辑连接。
因最新的设计实现工具是时序驱动的，即在器件的布局布线期间对整个信号通道执行时序分析，因此可以使用约束条件*作布线软件，完成设计规定的性能要求.在布局布线过程中，可同时提取时序信息形成报表。
（4）时序提取:
产生一反标文件，供给后续的时序仿真使用。
（5）配置:
产生FPGA配置时的需要的位流文件。
在实现过程中可以进行选项设置。
因其支持增量设计，可以使其重复多次布线，且每次布线利用上一次布线信息以使布线更优或达到设计目标.在实现过程中应
2.2Quartus
基本知识
2.2.1Quartus
的优点功能简介
Quartus
设计软件提供了完全集成且与电路结构无关的开发包环境，它提供了数字逻辑设计所需要的全部特性，包括：
1、可利用原理图、结构框图、VeriogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；
2、芯片（电路）平面布局连线编辑；
3、LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或没有影响的后续模块；
4、功能强大的逻辑综合工具；
5、完备的电路功能仿真与实现逻辑仿真工具；
6、设计的定时/时序分析与关键路径延时分析；
7、可使用SignalTap
逻辑分析工具进行嵌入式的逻辑分析；
8、可支持软件原文件的添加、创建，将它们连接起来生成编程文件；
9、使用组合编译方式可一次完成整体设计流程，利用软件工程概念有效地管理设计文件；
10、可自动定位编译错误；
11、提供高效的器件编程与验证工具。
设计软件可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件，同时它也能生产供第三方EDA软件使用的VHDL和Verilog网表文件。
此外，设计者可以很方便地将不同类型的设计文件组合起来，以工程的形式进行管理；
可以选择特定的描述方式来描述系统中的模块，使它们达到最佳的工作效率。
在调试过程中，RTL查看器设计者提供了整体设计的门级原理图和层次结构列表，并列出了整体设计的网表实例、基本单元、引脚和网络。
它可过滤显示在视图上的信息，浏览设计视图的不同层面，以检查设计并确定更改。
RTL查看器将帮助设计者快速地定位错误，并确保所有设计模块在功能上是正确的。
2.2.2Quartus
设计流程
设计软件提供完整的多平台设计环境，能够直接满足特定设计需要，为可编程芯片系统（SOPC）提供全面的设计环境。
软件含有FPGA和CPLD设计所有阶段的解决方案，如图2.2-1所示
升级会员 