数字电路功耗及控制Word格式.docx
《数字电路功耗及控制Word格式.docx》由会员分享，可在线阅读，更多相关《数字电路功耗及控制Word格式.docx（8页珍藏版）》请在冰豆网上搜索。
但有两样部件却一跃成为了功耗大户-那就是CPU与显卡。
目前主流的显卡芯片一般都具有了30W以上的最大功耗，高端产品的最大功耗甚至达到了70W以上，有些厂商还把夸张的散热器和风扇作为显卡的卖点，所以一张显卡的平均功耗在15W左右就已经是相当不错了，与上面所说的486时代显卡相比至少大了4-5倍。
但是与CPU功耗的变化相比，显卡功耗的变化又实在是小巫见大巫。
Prescott核心的P4-2.8E,标称的TDP（ThermalDesignPower-设计热功率）为89W！
换句话说，CPU的功耗提升了15倍还有余！
这样，整个PC主机的最大功耗很难控制在200W以下---目前标称250W以下的PC电源已经不多见了，300W，350W都成为了PC电源的主流配置，甚至标称400W,450W的PC电源都已经出现，相对于486PC125W左右的电源来说，实在是很难想象的。
加上显示器的功耗，普通用户正常使用的平均功耗取150W（PC+电源损耗+显示器），相信多数人不会反对。
CPU的功耗在这里要占1/4以上，成为整个系统的功耗第一大户。
显卡也超过1/10，一般情况下仅仅略低于电源损耗或显示器的功耗。
（某些配置下一些显卡的功耗占的比重可能更大）
简单说明了配置与基本情况，我们先算一下因功耗因素对整机价格的影响。
实际上，这两套系统还是486系统当时的价格略高些，大约需要1万元，熟悉现在行情的人可以估算一下P4系统的价格，8000元这个价格应该绰绰有余了吧?
在486系统中，基本没有专门为散热而增加的部件，最多CPU上戴一顶散热片小帽，价格不过3-5元。
带150W电源的机箱250元应该可以拿下。
在整套系统中，散热器的成本几乎可以忽略，电源与机箱的价格约占整套系统的1/40。
而在P4系统中，为CPU加一个150元的散热器应该不算奢侈，而具有良好散热措施和300-350W电源的机箱500元应该是相当保守的估价了，这样对于整套系统8000元的价格来说，CPU散热器大约占了1/50，机箱和电源则占了1/16左右。
两者合计在整套系统中的价值中占8-10%，相比486系统，这两样东西的比重增加了近4倍。
再算一下电费，按每日开机6小时，一年开机200日，使用周期3年计算，486电脑总共耗费180度左右的电力，P4电脑则要消耗540度左右的电力。
换句话说，P4电脑在使用周期里要比486电脑多花费200元以上的电费。
虽然不算很起眼，但已经是无法忽略了。
对于大批量长时间使用电脑的企业用户或者网吧这样用户来说，这个数字足够让他们在选择电脑产品前仔细考虑一下了（我国许多地区工商用电价格比居民用电还要高一些）。
服务器等应用则更为可观---因为它们往往一年365天，一天24小时几乎不间断地工作，电力消耗当然也成倍上升。
加上因此带来的机房设施要求的提高和空调用电量的增加，更会对用户的使用成本产生相当大的影响。
国外有研究发现，在高性能服务器的使用中，电源与冷却的费用大约占总使用成本的20-30%，而且比例还在不断上升。
除了经济因素，我国还是一个电力资源非常缺乏的国家，很多城市常有"
电荒"
的情况发生。
而且，我们还要知道每增加一点电力的消耗，煤炭等自然资源消耗就增加一分，污染也增加一分。
对于使用笔记本等移动设备的用户，问题就比增加一些电费还要麻烦得多了。
计算机的功耗增加，意味着电池使用时间的缩短。
虽然经过多年的发展，移动设备使用的电池技术有了很大发展，但笔记本使用电池的时间仍然相当短--CPU等部件功耗的增长是影响移动能力提高的首要因素。
接踵而来的还有移动设备的散热问题，噪音问题…等等一系列相关问题。
各种应用的要求还不断催促着更快的处理器和更快的设备的出现，难道我们真的无法约束越来越大的处理器功耗吗?
回答是否定的。
工程师们还在不断努力，开发出了越来越多的新技术，来对付越来越大的功耗怪兽，某些方面也已经取得了不错的成绩。
比如Intel的Pentium-M系列处理器，在主频与性能大幅提高的同时，最大功耗却比上一代处理器的30W左右的指标更小（dothan核心的最高TDP大约是27W）。
借助speedstep技术，待机时更达到了仅数瓦的功率消耗，对延长笔记本的电池使用时间起了很大作用。
除了笔记本用户，台式机用户现在也可以享受类似技术带来的好处了---AMD的Athlon64处理器虽然TDP一般也有70多瓦，但由于它也具有和speedstep技术相似的C&
Q技术，可以让athlon64处理器在低负载时候的功耗降低到20W左右，待机的实测功耗据说更低。
其实除了PC的处理器外，目前多数的数字设备中都已经开始或多或少地使用了一些功耗控制技术了。
虽然要做到彻底制服功耗怪兽还任重而道远，但人们到底还是有一些办法的。
这篇文章就收集整理了一些现在已经使用或即将使用的功耗控制技术，让大家有一个初步的了解。
2.数字电路的简单概念
要了解新技术是如何对付功耗，首先就要了解处理器的功耗是如何产生的。
处理器，包括CPU,GPU等等，都是一些数字集成电路。
它们都是由集成在一片或者数片硅片上的大量晶体管所组成，比如Prescott核心的P4处理器，在一片硅片上集成了大约1.25亿个晶体管。
每个晶体管都相当于一个个的小开关，由其他的晶体管驱动，输出的信号又用来驱动其它的晶体管。
所以研究处理器的功耗，就要从晶体管一级研究起。
反相器的基本概念：
单个的晶体管是无法实现CPU这样复杂的功能的，少量的晶体管组成一些简单的功能单元，被称为门电路。
由许多门电路又构成实现特定功能的模块。
众多不同功能的模块分别负担不同的工作，最终就构成整个处理器。
在数字电路中，门电路是最小的功能单元，其中"
非"
门电路（一般称为"
反相器"
），是最简单的门电路，它的功能是在输入为"
1"
的时候输出"
0"
（多数数字电路以高电平--如电源电压--为1，以低电压--如地电平--为0），在输入为"
。
在CMOS（互补金属-氧化物-半导体）电路中反相器一般仅由一个PMOS晶体管和一个NMOS晶体管构成（图1）。
虽然如此简单，但反相器在数字电路中却有特殊的意义，因为其它门电路都可以从反相器的结构发展而来。
比如"
与非"
门，它最简单的实现仅比反相器多一个NMOS管和一个PMOS管。
（图2）
图片附件：
[图1：
反相器]图1反相器示意图.GIF（2006-9-1723：
15,36.66K）
[图2：
与非门]图2与非门示意图.GIF（2006-9-1723：
15,52.13K）
反相器还是数字电路中最普遍的功能电路，在数字电路的不同模块中实现着多种不同的功能，它的结构和性能往往代表了对应的工艺技术及其性能。
所以下面以反相器为代表，说明数字电路的功耗的来源。
反相器的功耗-动态功耗：
静态来看，CMOS反相器在输入电压为低（信号"
）的时候，PMOS管是打开的，输出端与电源端之间电阻非常小。
而NMOS是关闭的，输出端与地断开，所以输出端是高电压（信号"
）。
输入电压为高（信号"
）的时候情况正好相反，PMOS管关闭，而NMOS管打开，这样输出端就是低电压（信号"
因为两个管子始终是一开一闭，电源与地之间没有直接连接，而MOS管的栅极因为是与其他部分绝缘的，是一种电容结构，理论上不消耗能量。
只要输出端的负载不吸收能量，整个反相器实际没有功耗-换句话说，CMOS反相器的静态功耗为零。
这是CMOS电路的一个巨大的天然优势。
在CMOS之前人们普遍使用过双极逻辑，NMOS等数字电路形式，因为无法避免静态功耗现在基本都被淘汰了。
所以CMOS技术本身就是降低数字电路功耗的一项重要技术-没有CMOS技术的话，现在数字设备的功耗将是难以想象的。
不过反相器的实际工作中，输入端的信号是不断变化的，它也要不断地改变自己的输出。
在输入信号翻转的过程中，能量又是如何转化的?
看一下反相器带负载电容的示意图吧。
由于反相器的工作一般是驱动下一级电路的栅极。
前面说过，MOS管的栅极相当于一个电容。
如果同时驱动多个MOS管，就相当于向并联的这些电容充放电。
简化一下，我们就可以把反相器输出的负载看作一个电容CL。
图3反相器b.gif（2006-9-1723：
17,34.78K）
图3反相器输入1.GIF（2006-9-1723：
17,10.87K）
图4反相器输入0.GIF（2006-9-1723：
17,10.89K）
先假设输入为"
，此时P管截止N管开通，负载电容电量为零（实际上由于衬底、沟道的偏压，负载电容此时的电量往往不是零-暂时不做详细讨论）。
在输入跳变为零的瞬间，P管开通，N管截止。
电流就从电源充入负载电容。
在电量Q=CV的时候负载电容饱和，反相器就进入另一个稳定态。
这个过程中有1/2C*V*V电能被储存在负载电容中，在输入再次从"
跳回"
的瞬间，P管再次截止，N管再次开通，负载电容中的全部电量被排放到了地线上，能量在NMOS管的电阻中被消耗掉。
在整个周期的两次翻转过程中，有电量Q=CV从电源间接地导入地线，总共消耗的电能W=QV，即W=CV^2。
再乘上频率f，我们就获得了CMOS电路的功率公式：
P=CV^2f。
这就是CMOS数字电路的动态功耗，也是目前数字电路主要功耗。
我们可以看到，CMOS数字电路的功耗与负载的电容成正比，与电压的平方成正比，还与工作频率成正比，要降低处理器的功耗，首先就要在这三个方面动脑筋。
工作频率直观的影响处理器的性能，我们一直期望的就是频率进一步的增加。
而电压和负载电容的大小又与反相器的性能密切相关。
一般说来，负载固定，电压越高，反相器的延迟就越小，数字电路可实现的频率就越高，而在一定延迟情况下，负载能力越大，说明反相器能干的"
活"
越多，数字电路的性能当然也是越高。
换句话说，在一定的技术条件下，高性能与低功耗的确如鱼和熊掌，不可兼得。
MOS管工作原理的进一步说明：
让我们以NMOS为例进一步看一下MOS管的工作原理。
数字电路中的MOS管，确切来说应该叫MOS-FET（金属氧化物半导体场效应管）。
这里有一张NMOS管的示意图。
可以看到NMOS管是做在P型半导体衬底上的，两端是重掺杂的N区，称为源区（Source）和漏区（Drain），中间的部分覆盖了一层薄薄的氧化层，其上又制作了多晶硅的电极，被称为栅极（Gate）。
栅极没有电压（地电平）的时候，源区和漏区隔着两重P-N结耗尽层，电流无法通过，NMOS管处于截止的状态。
当栅极上接小幅正电压的时候，栅氧化层下P型半导体的正电荷"
空穴"
会被排斥，紧贴栅氧化层就会形成一层耗尽层。
当栅极上的电压继续升高超过一个特定的电压（阀值电压）后，栅极与衬底间的电场强大到可以从别的地方吸引大量的电子，这块区域就会形成一层薄薄的反型层，因为反型层有大量与源和漏相同的载流子-电子，就形成了一条连接源和漏的导电通道，NMOS管就开通了。
PMOS管与NMOS管工作原理几乎是相同的，所不同的是PMOS管中沟道的载流子是空穴，栅电压的极性对沟道的形成起的作用也恰好相反。
可以看出，决定管子是否开通和开通电流大小的是加在沟道上的电场与阀值电压。
一般来说，电场强度越大，最大电流可以越大，驱动负载的能力就越强，而这就要求加在栅极上的电压尽可能高一些。
另外，输入电压与阀值电压的比例越大，从起始电压到阀值电压时间就越短，沟道的形成时间也能更短，晶体管的反应速度就越快。
换句话说，MOS管的工作电压提高，性能就会更好（当然不能无限提高）。
再说一下负载电容对门电路性能的影响。
从上面所述就可以看出MOS管开通的时候最大电流是有限制的，所以对负载电容的充电需要一定的时间。
负载电容越大，所需要的充电时间当然越长。
这样负载电容的大小实际上成为了MOS管延迟的决定性因素。
一般情况下，门电路的输入电容往往就是上一级的负载电容，所以人们对MOS管的要求是：
尽量大的输出电流，尽量小的输入电容。
图5NMOS管示意图.GIF（2006-9-1723：
20,12.05K）
其它功耗
前面对CMOS的工作原理和功耗来源的解释，其实都是在理想的条件下作出的。
实际数字电路的工作情况和功耗的产生原因远比前面所述复杂。
下面就介绍几个目前来说影响相对大些的产生功耗的原因。
1.短路功耗
前面解释反相器动态功耗的时候提到CMOS反相器两个管子总是一开一闭，不会同时开关，但是同时也提到，信号的翻转有一个延迟时间。
所以在翻转过程中，必然会出现一个管子未完全关闭，而另一个却已经打开的情况。
这样在电源和地之间就出现了直接的通道，所以反相器每次翻转，都有少量短路电流的功耗。
一定条件下负载电容越大，短路电流越小。
设计电路时适当考虑一下门电路的输出能力与负载，短路功耗带来的影响就可以减轻。
图6反相器短路泄漏.GIF（2006-9-1723：
22,11.07K）
2.泄漏功耗
在MOS管中，源、漏、栅、衬底，相互之间虽然或以氧化层，或以P-N结耗尽层分隔开来，但在如今MOS管几十纳米这样微小的尺度上，电流泄漏仍然是难以避免的。
下图就显示了NMOS管比较常见的5种电流泄漏形式。
亚阀泄漏：
指的是栅极电压还没有达到沟道打开的阀值时源和漏之间的微弱电流。
随着晶体管阀值电压的降低，亚阀泄漏会按指数上升---前面说过，工作电压高而阀值电压低，晶体管性能更好，所以高速数字电路总希望尽力降低阀值电压，但同时亚阀泄漏却可能迅速增高。
所以这里明显是个两难的局面。
栅感应的漏极泄漏：
是指在漏极与栅极具有电位差时，漏极深入栅极下方处会形成很强的电场，导致漏极有电流穿过衬底与漏间的耗尽层。
反向二极管泄漏：
这个就不用多说了，耗尽层并非理想绝缘体，只要有电压差，总会有载流子（空穴或电子）的运动产生电流。
一般情况下这种泄漏并不严重，但它与闩锁效应的发生有一定关系。
源、漏穿通泄漏：
源和漏的耗尽层如果靠得太近直至互相接触，耗尽层的隔离电流的能力就会大大下降，以至出现电流泄漏。
栅极隧穿泄漏：
由于栅极的氧化层处电场非常强，随着氧化层不断减薄，隧穿的电流会逐渐增大。
在130nm以前的工艺中，这些泄漏导致的功率损耗并不明显。
但随着线宽的逐步缩小，这些泄漏的影响越来越大。
其中，栅极泄漏和短沟道效应是目前比较严重而急迫的问题。
这里有一组数据：
一个面积为0.05平方微米的MOS管，在1V栅电压下对应2nm、1.5nm、1nm的栅氧化层，栅电流分别为3pA、1nA和50微安。
换句话说，氧化层从2nm到1nm，栅极漏电流增加了上百万倍！
目前各半导体厂商的90nm工艺一般采用2nm以内的栅氧化层，65nm工艺还会使用更薄的氧化层。
比如Intel的90nm工艺下采用1.2nm的栅氧层-仅相当于4-5层硅原子的厚度！
更薄的栅氧层意味着漏电流的大幅上升和显著提高的缺陷率。
可以想见，没有技术突破，90nm以下线宽的晶体管就已经难以投入实用了。
短沟道效应则是由于线宽缩小和沟道缩短带来的一系列效应的总称，因为沟道短，源和漏靠得非常近，源漏之间的电场就会对沟道带来明显的影响。
这些效应多数并不受欢迎，因为上面所述的多数泄漏的增加，都与短沟道效应有关（或者被视为短沟道效应的一部分），特别是亚阀泄漏。
短沟道效应可能使阀值电压大幅下降甚至沟道难以截止，这样亚阀泄漏就可能大到令人无法接受的程度。
图7NMOS泄漏形式.gif（2006-9-1723：
24,13.39K）
3.芯片内电路互连损耗
前面我们都是在晶体管到门电路的级别上讨论数字电路的功耗，没有考虑电路连接等引入的功耗因素，其实这些因素的影响也并不小。
比如晶体管间的互连，以前一般使用铝线，绝缘介质是热氧化的SiO2。
这样的技术简单廉价，但是铝线的电阻比较高，SiO2的介电常数也比较高。
这样导线可传导的电流小，导线的电容也比较高，这样就导致传输延迟较长且在因传输而消耗的能量较多。
相对以前线宽较大频率较低的工艺来说，问题并不大，但现在晶体管本身的尺寸越来越小，频率越来越高，导线却越来越细，导线电容在门电路输出电容中所占的比重也越来越大。
前面说过，输出端的电容对CMOS器件的性能和功耗的影响非常大，而更细的导线导致更多的电流损失，所以互连材料对功耗/性能的影响也越来越被人们所重视。
4.晶体管的质量因素
现在的芯片都是在单晶硅大圆片上制成的，大面积的圆片本身也难免存在一些缺陷，生产中的流程有时候也会给硅晶体带来缺陷。
另外虽然工厂的清洁程度非常之高，但在生产过程中还是免不了带入一些杂质，互连层在制造中也会引入自己的缺陷形式。
这样大规模的芯片很难保证全无任何缺陷。
如果沟道处、栅氧化层处有微小缺陷或杂质，晶体管的性能就可能受很大影响，甚至导致晶体管失效。
即使在源、漏或互连层等其它部分有缺陷，也往往对晶体管的性能/功耗产生影响。
现在半导体进入90纳米以下的工艺，缺陷和杂质带来的影响就更为普遍---晶体管的尺寸已经和某些缺陷或杂质的尺寸在一个量级，甚至晶体管尺寸更小。
这样在同一批生产出来的芯片难免良莠不齐，甚至在同一颗芯片上，晶体管的性能和参数也会有很大不同。
一般来说，非致命的缺陷会造成电路性能下降，为弥补缺陷带来的损失，就需要给电路更高的电压和更大的电流。
许多缺陷在降低晶体管性能的同时还会增加晶体管的功耗。
例如栅氧层的缺陷会使漏电流增加，同时使栅极形成足够电场的充电时间延长，使MOS管的反应时间延长--这样还会进一步增加电路的功耗。
换句话说，缺陷越少的芯片可达到的性能往往越高，同时功耗往往略低。
现在CPU生产商往往同时推出几个主频等级的处理器产品，其实它们通常是同样的工艺参数在同一条生产线上下来的-甚至是在同一片大圆片上制成。
经过一些测试，比较好的芯片就可能最后就被设定在更高的工作频率下，其中，功耗往往就是确定芯片好坏的一个重要参数。
5.I/O功耗
再看一下系统中更多的方面，CPU需要通过总线与系统的其它部件联系和交换数据的。
总线的功耗特性与晶体管的特性有一些相似---频率越高，电压越高，功耗就越大。
486时期的CPU总线为32位，33MHz，到了现在，800MHz的64位总线已经使用得十分普遍。
不久还会有1066MHz的总线的P4处理器推出，换句话说如果使用相同的技术和信号电压，现在的CPU总线功耗将是当初的50倍以上。
现在一些高速CPU对外I/O接口的功耗已经在10W的量级，在CPU总的电能消耗中占相当大的比重，所以必须开始采取一些措施了。
小结：
以前CMOS数字电路的主要功耗是工作时的动态功耗。
但到了90nm工艺以后，情况发生了很大变化，许多原来基本可以忽略不计的功耗因素现在都占据了较大的比重。
例如电路互连损耗，泄漏损耗。
其中，泄漏损耗的影响急剧增加。
据一些专家推测，如果没有技术上的重大革新，65nm及更小线宽工艺下，栅极泄漏和亚阀泄漏导致的功耗将超过工作时的动态功耗，成为CMOS数字电路主要的功耗原因---多数的电能消耗并不是用在运算上，而是要被白白浪费掉了。
目前主流CPU的面积在100平方毫米左右，而功耗已经超过了100W，这个数字已经接近喷气发动机喷管处的功率密度了。
有研究者笑称，芯片的功率密度很快就能赶上核反应堆甚至太阳表面了。
所以新技术的引入已经迫在眉睫。
以上对数字电路功耗的分析不仅在目前的CPU上适用，对于现在绝大多数的CMOS数字电路来说，如GPU、主板芯片组等也是适用的。
对于DIYer们来说，理解功耗与性能的关系，对选择适合自己要求的产品应该会有一些帮助。
许多人都知道，少许加压可以帮助CPU或GPU超频，但很多人都不知道为何要加压。
看了上面的分析大家就能明白，加压可以提高数字电路的性能。
实际上这是一种以功耗的增加换取性能提升的使用方式，加压超频后的处理器，功耗会明显增加，所以事先必须做好散热的工作。
至于给处理器降压，现在流传着许多说法，比如降压会导致CPU的工作电流增大，降压会导致CPU损坏等等。
了解数字电路工作原理后大家就应该明白，工作电压下降后，工作电流其实反而会减小的，功耗也会大幅下降。
降低电压的确可能会导致亚阀泄漏少许增加，但相对而言并不明显，所以少许的降压会导致CPU损坏是没有根据的。
另外降低电压会使处理器可达到的频率有所下降，所以diyer们在不需要处理器高速运作的时候，可以考虑适当降频降压，来获得更凉快或更安静的使用环境。
不过加压和降压也必须有一定限度。
晶体管的工作阀值等参数是在生产时候就被确定下来了，所以只能在不大的范围内调整，否则可能导致电路工作不正常。
加压超频还要特别小心，过高加压可能导致器件击穿，闩锁效应发生的可能也会大大增加。
如果未做好散热措施，加压超频导致的功耗增加使烧毁的危险也大大增加了。
特别声明：
1：
资料来源于互联网，版权归属原作者
2：
资料内容属于网络意见，与本账号立场无关
3：
如有侵权，请告知，立即删除。
升级会员 