数据通路组成实验讲解Word格式.docx
《数据通路组成实验讲解Word格式.docx》由会员分享，可在线阅读，更多相关《数据通路组成实验讲解Word格式.docx（33页珍藏版）》请在冰豆网上搜索。
对于布线错误，只要能仔细的进行检查就可以排除。
要较快的判断出布线错误的位置，可以通过对某个预知特性点的观察检测出来。
例如，该点的信号不是预期的特
实验名称成绩
实验日期第次试验指导老师
专业班号组别
学生姓名同组学生
性，则可以往前一级查找。
常见的布线错误是漏线和布错线。
漏线的情况往往是输入端未连线或浮空。
浮空输入可用三状态逻辑测试笔或电压表检测出来。
对于设计错误，需要在设计中加以留心和克服。
首先要遵循的一个原则是：
为使系统可靠的工作，从系统的初始状态开始，应该把线路置于信号的稳定电平上，而不是置于信号的前沿或后沿；
其次没有出口的悬空状态是不允许存在的；
另外设计中应当避免静态和动态的竞争冒险；
最后，为便于维修，设计中应考虑把系统设计成具有单步工作的能力。
常见的设计错误包括对于中小规模集成电路中不用的输入端的接法。
对一个不用的输入端常忘了接，因而输入端相当于接了有效的逻辑“1”电平。
建议将所有不用的“与”门输入端统一接到一个逻辑“1”电平上，将所有不用的“或”门输入端统一接到一个逻辑“0”电平上。
计数器不计数和寄存器不寄存信息的问题常常就是由不用的输入端进来的干扰信号引起的。
2.元件损坏造成的故障
一个数字系统，即使逻辑设计和布线都正确无误，但如果使用的元件损坏或性能不良，也会造成系统的故障。
这种故障只要更换元件，就能恢复正常运行。
除了元件损坏或性能不良之外，数字系统的故障还可能由于虚焊、噪声等原因造成。
许多最初是间歇性故障，但最终还是会变成固定性故障。
这种故障不是固定的逻辑高电平，就是固定的逻辑低电平，所以通常称之为“逻辑故障”。
实验逻辑测试笔和逻辑脉冲笔（逻辑脉冲产生器）可以方便地查找数字电路中的逻辑故障。
一种方法是先使用逻辑测试笔检测关键信号（如时钟、启动、移位、复位等）
丢失的地方，这样就把故障隔离到一个小范围内。
有了故障的大概范围以后，去掉内部时钟脉冲，改用逻辑脉冲笔向特定的电路节点施加激励信号，观察输出端的状态。
有了提供激励的逻辑脉冲笔和响应激励的逻辑测试笔，可以很容易地检查被怀疑的器件的真值表，从而探查出故障地点。
另一种寻找故障的方法，是预先隔离故障。
进行的方法如下：
从电路始端送入脉冲，在终端检测响应。
如果信号未能正确送达，就对每一串电路用同样的方法检查。
反复进行，就能将故障点隔离出来。
五、实验任务
1.将实验电路与控制台的有关信号进行连接。
2.用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数据：
R0＝0FH、R1＝0F0H、R2＝55H、R3＝0AAH。
3.用8位数据开关向AR送入地址0FH，然后将R0中的数据0FH写入双端口存储器中。
用同样的方法，依次将R1、R2、R3中的数据分别置入RAM的0F0H、55H、0AAH单元。
分别将RAM的0AAH单元数据写入R0，55H单元数据写入R1，0F0H单元数据写入R2，0FH单元数据写入R3。
然后将R0－R3中的数据读出，验证数据的正确性，并记录数据。
六、实验要求
1.做好实验预习，掌握实验电路的数据通路特点和通用寄存器堆的功能特性。
2.写出实验报告，内容是：
（1）实验目的。
（2）写出详细的实验步骤，记录实验数据。
（3）其他值得讨论的问题。
七、实验步骤
（1）将实验电路与控制台的有关信号进行连接
接线表
数据通路
RS0
RS1
RD0
RD1
WR0
WR1
LDRi
LDDR1
模拟开关
K0
K1
K2
K3
K4
K5
K6
K7
RS_BUS#
SW_BUS#
ALU_BUS#
RAM_BUS#
LR/W#
CEL#
LDAR#
K8
K9
K10
K11
K12
K13
K14
AR+1
CER#
Cn#
M
S0
S1
S2
S3
地
VCC
（2）用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数据：
R1＝3H、R2＝1H。
1．令K4（WR0）=1，K5（WR1）=0，K6（LDRi）=1，K8（RS_BUS#）=1，K9（SW_BUS#）=0，K10（ALU_BUS#）=1，K11（RAM_BUS#）=1，K13（CEL#）=1。
（WR0）
（WR1）
（LDRi）=1
（RS_BUS#）
（SW_BUS#）
（ALU_BUS#）
（RAM_BUS#）
（CEL#）
1
置SW7－SW0=3H，
SW7
SW6
SW5
SW4
SW3
SW2
SW1
SW0
按QD按钮，将3H写入R1。
2．令K4（WR0）=1，K5（WR1）=0，K6（LDRi）=1，K8（RS_BUS#）=1，K9（SW_BUS#）=0，K10（ALU_BUS#）=1，K11（RAM_BUS#）=1，K13（CEL#）=1。
置SW7－SW0=1H，
按QD按钮，将1H写入R2。
（3）用8位数据开关向AR送入地址1H，然后将R2中的数据1H写入双端口存储器中。
用同样的方法，再将R1中的数据分别置入RAM的3H单元。
1．令K6（LDRi）=0，K8（RS_BUS#）=1，K9（SW_BUS#）=0，K10（ALU_BUS#）=1，K11（RAM_BUS#）=1，K13（CEL#）=1，K14（LDAR#）=0。
K1（RS1）=0，K0（RS0）=1。
（LDRi）
（LDAR#）
（RS1）
（RS0）
按QD按钮，将1H写入地址寄存器AR。
2.将数据FFH打入RAM里地址为3H的单元里面，令K9（SW_BUS#）=1，K8（RS_BUS#）=0，K10（ALU_BUS#）=1，K11（RA_BUS#）=0，K12（LR/W#）=0，K13（CEL#）=1。
（RA_BUS#）
（LR/W#）
置SW7－SW0=FFH，
按QD按钮，将FFH写入RAM。
3.检验RAM中1H单元的内容是否正确，令K8（RS_BUS#）=0，K9（SW_BUS#）=1，K10（ALU_BUS#）=1，K11（RAM_BUS#）=1，K1（RS1）=1，K2（RS0）=0，K14（LDAR）=0。
（ALU_BUS#）=1
（RS0）
（LDAR）
令K12（LR/W#）=1，K8（RS_BUS#）=1，K9（SW_BUS#）=1，K10（ALU_BUS#）=1，K11（RAM_BUS#）=0，K13（CEL#）=0，K14（LDAR#）=0。
按QD按钮，观察DBUS上的数据是否为FFH。
（4）将RAM中地址为1H的数据写入双端口寄存器堆RF的R0单元。
令K8（RS_BUS#）=1，K9（SW_BUS#）=1，K10（ALU_BUS#）=1，K11（RAM_BUS#）=0，K5（WR1）=0，K4（WR0）=0，K14（LDRi）=1。
按QD按钮，将FFH写入R0。
（5）将R0的内容写如RAM的3H地址单元
1.令K6（LDRi）=0，K8（RS_BUS#）=1，K9（SW_BUS#）=0，K10（ALU_BUS#）=1，K11（RAM_BUS#）=1，K13（CEL#）=1，K14（LDAR#）=0。
按QD按钮，将3H写入地址寄存器AR。
2.将R0的内容写入RAM。
令K9（SW_BUS#）=1，K8（RS_BUS#）=0，K10（ALU_BUS#）=1，K11（RA_BUS#）=1，K12（LR/W#）=0，K13（CEL#）=0。
按QD按钮，将FFH写入RAM的3H地址单元。
（6）检验指定地址单元的内容是否正确
令K8（RS_BUS#）=0，K9（SW_BUS#）=1，K10（ALU_BUS#）=1，K11（RAM_BUS#）=1，K1（RS1）=1，K2（RS0）=0，K14（LDAR）=0。
可用同样的方法观察RAM其他地址单元的内容
实验名称常规型程序控制器组成实验成绩
1.掌握时序发生器的组成原理。
2.掌握微程序控制器的组成原理。
二、实验电路
1.时序发生器
本实验所用的时序电路见图3.4。
电路由一个500KHz晶振、2片GAL22V10、一片74LS390组成，可产生两级等间隔时序信号T1-T4、W1-W3，其中一个W由一轮T1-T4组成，相当于一个微指令周期或硬连线控制器的一拍，而一轮W1-W3可以执行硬连线控制器的一条机器指令。
另外，供数字逻辑实验使用的时钟由MF经一片74LS390分频后产生。
本次实验不涉及硬连线控制器，因此时序发生器中产生W1-W3的部分也可根据需要放到硬连线控制器实验中介绍。
产生时序信号T1-T4的功能集成在图中左边的一片GAL22V10中，另外它还产生节拍信号W1-W3的控制时钟CLK1。
该芯片的逻辑功能用ABEL语言实现。
其源程序如下：
MODULETIMER1
TITLE'
CLOCKGENERATORT1-T4'
CLK=.C.;
"
INPUT
MF,CLR,QD,DP,TJ,DBPIN1..6;
W3PIN7;
OUTPUT
T1,T2,T3,T4PIN15..18ISTYPE'
REG'
;
CLK1PIN14ISTYPE'
COM'
QD1,QD2,QDRPINISTYPE'
ACTPINISTYPE'
S=[T1,T2,T3,T4,QD1,QD2,QDR];
EQUATIONS
QD1:
=QD;
QD2:
=QD1;
ACT=QD1&
!
QD2;
QDR:
=CLR&
QD#CLR&
QDR;
T1:
T4&
ACT#CLR&
（DP#TJ#DB&
W3）&
T2:
T1;
T3:
T2;
T4:
=!
CLR#T3#T4&
ACT&
（DP#TJ#DB&
W3）#!
QDR;
CLK1=T1#!
CLR&
MF;
S.CLK=MF;
END
节拍电位信号W1-W3只在硬连线控制器中使用，产生W信号的功能集成在右边一片GAL22V10中，用ABEL语言实现。
MODULETIMER2//头部
CLOCKGENERATORW1-W3'
DECLARATIONS//说明部
CLK1,CLR,SKIPPIN1..3;
W1,W2,W3PIN16..18ISTYPE'
W=[W1,W2,W3];
EQUATIONS//逻辑描述部
W1:
W3;
W2:
W1&
SKIP;
W3:
CLR#W2#W1&
SKIP;
W.CLK=CLK1;
ENDTIMER2//结束部
左边GAL的时钟输入MF是晶振的输出，频率为500KHz。
T1-T4的脉宽为2μs。
CLR实际上是控制台的CLR#信号，因为ABEL语言的书写关系改为CLR，仍为低有效。
CLR#＝0将系统复位，此时时序停在T4、W3，微程序地址为000000B。
建议每次实验台加电后，先按CLR#复位一次。
实验台上CLR#到时序电路的连接
已接好。
对时序发生器TJ输入引脚的连接要慎重，当不需要暂停微程序的运行时，将它接地；
如果需要的话，将它与微程序控制器的输出微命令TJ相连。
QD（启动）是单脉冲信号，在GAL中用时钟MF对它进行了同步，产生QD1和QD2。
ACT表达式为QD1&
!
QD2，脉宽为2μs。
QDR是运行标志，QD信号使其置1，CLR#将其置0。
DB（单步）、DP（单拍）是来自实验台的二进制开关模拟信号。
当TJ＝0、DB＝0、DP＝0时，一旦按下QD键，时序信号T1－T4周而复始的发送出去，此时机器处于连续运行状态。
当DP＝1、TJ＝0、DP＝0时，按下QD键，机器将处于单拍运行状态，此时只发送一组T1、T2、T3、T4时序信号就停机，此时机器时序停在T4。
利用单拍方式，每次只读出一条微指令，因而可以观察微指令代码以及当前的执行结果。
当机器连续运行时，如果TJ＝1，也会使机器中断运行，时序停在T4。
DB、SKIP、CLK1信号以及W1-W3节拍电位信号都是针对硬连线控制器的。
硬连线控制器执行一条机器指令需要一组W1-W3时序信号。
CLK1是产生W信号的控制时钟，由左边一片GAL产生。
DB信号就是控制每次发送一组W1-W3后停机。
执行某些机器指令不需要一组完整的W信号，SKIP信号就是用来跳过本指令剩余的W节拍信号的。
2.数据通路
微程序控制器是根据数据通路和指令系统来设计的。
这里采用的数据通路是在综合前面各实验的基础上，整合了运算器模块、存储器模块等形成的。
有关数据通路整体的详细说明，请参阅第一章。
3.微指令格式
根据给定的8条机器指令功能和数据通路总体图的控制信号，采用的微指令格式如图3.5所示。
微指令字长31位，其中顺序控制部分9位：
判别字段3位，后继微地址6位。
操作控制字段22位，各位进行直接控制。
对应微指令格式，微程序控制器的组成见图3.6。
控制存储器采用4片E2PROM（HN58C65）组成，HN58C65是8K×
8位的，地址输入端有13位（A12－A0），实验中只用到A5－A0，所以A12－A6接地，实际的使用空间为64字节。
微地址寄存器μAR共6位，用一片8D触发器74LS174组成，带有异步清零端。
两级与、或门构成微地址转移逻辑，用于产生下一微指令地址。
在每一个T1的上升沿，新的微指令地址打入微地址寄存器中，控制存储器随即输出该条微指令的控制信号。
微地址转移逻辑生成下一微地址，等到下一个T1上升沿，将其打入微地址寄存器中。
微地址转移逻辑的多个输入信号中，SWC、SWB、SWA是控制台指令的定义开关，它们用来决定控制台指令微程序的分支。
C是进位信号，IR7－IR4是机器指令的操作码字段，根据它们的值来控制微程序转向某个特定的分支。
三、机器指令与微程序
为教学中简单明了，本实验仪器使用了8条机器指令，均为单字长（8位）指令。
指令功能及格式如表3.3所示。
指令的高4位IR7－IR4是操作码，提供给微程序控制器用作地址转移；
低4位提供给数据通路。
表3.3指令功能与格式
名称
助记符
功能
指令格式
IR7IR6IR5IR4
IR3IR2
IR1IR0
加法
ADDRd,Rs
Rd+Rs→Rd
0000
Rs1Rs0
Rd1Rd0
减法
SUBRd,Rs
Rd-Rs→Rd
0001
逻辑与
ANDRd,Rs
Rd&
Rs→Rd
0010
存数
STARd,[Rs]
Rd→[Rs]
0011
取数
LDARd,[Rs]
[Rs]→Rd
0100
条件转移
JCR3
若C＝1则R3→PC
0101
11
×
×
停机
STP
暂停执行
0110
输出
OUTRs
Rs→DBUS
0111
升级会员 