多功能电子钟设计报告文档格式.docx
《多功能电子钟设计报告文档格式.docx》由会员分享，可在线阅读，更多相关《多功能电子钟设计报告文档格式.docx（15页珍藏版）》请在冰豆网上搜索。
3、时钟能够正常调整时、分、秒的时间。
扩展部分：
1、能够完成整点报时的功能。
2、能够完成预设时钟的功能。
二、
实验报告要求及说明：
1、课程设计总体原理图
波形仿真
2、阐述几个功能模块用途及如何实现的：
基本功能图:
正常的计时功能
正常的调时功能
正常的显示功能
扩展功能图:
※整点报时功能
※闹钟定时功能
3、系统功能描述
计时功能模块：
它是由两个60进制计数器和一个24进制计数器连接成的。
构成了时钟正常的计时功能。
当到达59秒钟的时候，当再来一个CP脉冲的时候，将自动进位，使分针上加一。
分针也是一样。
当时针到达23点59分59秒的时候，当再次来一个CP脉冲时候，又转化为0点0分0秒。
调时功能模块：
调分有效时，按动分钟调节键，分针加一；
调时有效，按动小时调节键，时针加一。
4、各功能模块
（1）六十进制计数器
源程序
LIBRARYieee;
useieee.std_logic_1164.all;
useieee.std_logic_unsigned.all;
entitycnt60is
port（
en,reset,clk:
instd_logic;
co:
outstd_logic;
qh:
bufferstd_logic_vector（7downto4）;
ql:
bufferstd_logic_vector（3downto0）
）;
endcnt60;
architectureoneofcnt60is
begin
process（reset,clk）
begin
if（reset='
0'
）then
qh<
="
0000"
;
ql<
elsif（clk'
eventandclk='
1'
ifen='
then
ifql="
1001"
ql<
ifqh="
0101"
co<
='
else
=qh+1;
endif;
else
=ql+1;
co<
endprocess;
endone;
波形仿真
例化模块
（2）二十四进制计数器
源程序
entitycnt24is
endcnt24;
architectureoneofcnt24is
if（qh="
0010"
andql="
0011"
elsif（ql="
elseql<
（3）二选一数据选择器
libraryieee;
entitymux21is
sel,a,b:
y:
outstd_logic
endmux21;
architectureoneofmux21is
process（a,b,sel）
ifsel='
y<
=a;
=b;
（4）timer
（5）八进制计数器
entitycnt8is
clk:
q:
outstd_logic_vector（2downto0）
endcnt8;
architectureoneofcnt8is
signalql:
std_logic_vector（2downto0）;
process（clk）
ifclk'
q<
=ql;
（6）4x8数据选择器
useieee.std_logic_arith.all;
entitymux48is
port（
d0,d1,d2,d3,d4,d5,d6,d7:
instd_logic_vector（3downto0）;
sel:
instd_logic_vector（2downto0）;
outstd_logic_vector（3downto0）
endmux48;
architectureoneofmux48is
signaldout:
std_logic_vector（3downto0）;
process（sel）
caseselis
when"
000"
=>
dout<
=d0;
001"
=d1;
010"
=d2;
011"
=d3;
100"
=d4;
101"
=d5;
110"
=d6;
whenothers=>
=d7;
endcase;
=dout;
（7）译码器
entitycode47is
din:
dout:
outstd_logic_vector（6downto0）
endcode47;
architectureoneofcode47is
process（din）
casedinis
1111110"
0001"
0110000"
1101101"
1111001"
0100"
0110011"
1011011"
0110"
1011111"
0111"
1110000"
1000"
1111111"
1111011"
三、阐述动态显示原理，画出动态显示原理图。
输入信号：
D0-D78组8421BCD码
输出信号：
a-g7个数据信号
进入工作状态时，由8选1多路器从8组8421BCD码数据中选出一组，通过8421BCD七段数字显示译码器后输出。
数据选择的时序和顺序由八进制计数器控制。
原理图：
四、本次课程设计的心得体会。
我沉得做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。
平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就迎刃而解了。
而且还可以记住很多东西。
比如一些芯片的功能，平时看课本，这次看了，下次就忘了，通过动手实践让我们对各个元件映象深刻。
认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。
所以这个期末测试之后的课程设计对我们的作用是非常大的。
升级会员 