多功能电子钟设计报告文档格式.docx

1、3、时钟能够正常调整时、分、秒的时间。扩展部分：1、 能够完成整点报时的功能。2、 能够完成预设时钟的功能。二、实验报告要求及说明：1、 课程设计总体原理图波形仿真2、阐述几个功能模块用途及如何实现的：基本功能图:正常的计时功能正常的调时功能正常的显示功能扩展功能图:整点报时功能闹钟定时功能3、系统功能描述计时功能模块：它是由两个60进制计数器和一个24进制计数器连接成的。构成了时钟正常的计时功能。当到达59秒钟的时候，当再来一个CP脉冲的时候，将自动进位，使分针上加一。分针也是一样。当时针到达23点59分59秒的时候，当再次来一个CP脉冲时候，又转化为0点0分0秒。调时功能模块：调分有效时，

2、按动分钟调节键，分针加一；调时有效，按动小时调节键，时针加一。4、各功能模块（1）六十进制计数器 源程序LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cnt60 isport（ en,reset,clk :in std_logic; co :out std_logic; qh :buffer std_logic_vector（7 downto 4）; ql :buffer std_logic_vector（3 downto 0）;end cnt60;architecture one

3、 of cnt60 isbegin process（reset,clk） begin if（reset=0） then qh=0000;ql elsif（clkevent and clk=1 if en= then if ql=1001 ql if qh=0101 co= else =qh+1; end if; else=ql+1;co end process; end one; 波形仿真例化模块（2）二十四进制计数器源程序entity cnt24 isend cnt24;architecture one of cnt24 is if （qh=0010 and ql=0011 elsif（ql

4、= else ql （3）二选一数据选择器library ieee;entity mux21 is sel,a,b : y :out std_logicend mux21;architecture one of mux21 is process（a,b,sel） if sel= y=a;=b;（4）timer（5）八进制计数器entity cnt8 is clk : q :out std_logic_vector（2 downto 0）end cnt8;architecture one of cnt8 is signal ql : std_logic_vector（2 downto 0）; p

5、rocess（clk） if clk qdout=d7; end case;=dout;（7）译码器entity code47 is din : dout:out std_logic_vector（6 downto 0）end code47;architecture one of code47 is process（din） case din is111111000010110000110110111110010100011001110110110110101111101111110000100011111111111011三、阐述动态显示原理，画出动态显示原理图。输入信号：D0-D7 8组8

6、421BCD码输出信号：a-g 7个数据信号进入工作状态时，由8选1多路器从8组8421BCD码数据中选出一组，通过8421BCD七段数字显示译码器后输出。数据选择的时序和顺序由八进制计数器控制。原理图：四、本次课程设计的心得体会。我沉得做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就迎刃而解了。而且还可以记住很多东西。比如一些芯片的功能，平时看课本，这次看了，下次就忘了，通过动手实践让我们对各个元件映象深刻。认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。所以这个期末测试之后的课程设计对我们的作用是非常大的。