硬件工程师入门试题及参考答案Word文档下载推荐.docx
《硬件工程师入门试题及参考答案Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《硬件工程师入门试题及参考答案Word文档下载推荐.docx（23页珍藏版）》请在冰豆网上搜索。
16.简述基本放大电路的种类及优缺点，简述放大器广泛采用差分结构的原因。
17.给出一差分电路，已知其输出电压Y+和Y-，求共模分量和差模分量。
18.画出一个晶体管级的运放电路，说明原理。
硬件工程师基础知识参考答案
Do_Not_Ask_Me
2019-12-1609:
22:
26
478
收藏
10
分类专栏：
硬件电路
版权
1、下面是一些基本的数字电路知识问题，请简要回答
1）什么是Setup和Hold时间
答：
Setup/Hold时间是测试芯片对输入信号与时钟信号之间的要求。
在时钟信号上升沿（上升沿有效）到来前的T时间之前，输入信号应该到达芯片，这个T就是Setup时间。
上升沿到达后，输入信号应当保持Hold时间。
只有满足两个时间数据才能被正确写入芯片。
2）什么是竞争冒险现象？
怎样判断？
如何消除？
在组合逻辑电路中，由于门电路的输入信号经过不同的通路到达芯片，所产生的延时也不相同，从而导致竞争。
由于竞争而在电路输出端可能产生毛刺或尖峰脉冲的现象叫冒险。
布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：
一是添加布尔式的消去项，二是在芯片外部加电容。
3）请画出用D触发器实现2倍频的逻辑电路
4）什么是“线与”逻辑，要实现它在硬件特性上有什么要求？
线与逻辑是两个或多个输出信号相连。
在硬件上，要用OC门来实现，为了防止OC门因灌电流过大而烧坏，应在OC门输出端接一个上拉电阻。
（线或则是下拉电阻）
5）什么是同步逻辑与异步逻辑？
同步电路与异步电路有何区别？
同步逻辑是时钟之间有固定的因果关系，异步逻辑是各时钟之间没有固定的因果关系。
电路设计可分类为同步电路设计和异步电路设计。
同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的信号使之同步。
6）你知道哪些常用逻辑电平？
TTL与CMOS电平可以直接互连吗？
常用的电平标准，低速的有：
RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS等，高速的有：
GTL、LVDS等。
一般来说，CMOS电平比TTL电平具有更高的噪声容限。
一般两个电平不能直接互换，因为电平标准不一样，需要添加电平转换。
7）请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图。
8）可编程逻辑器件有哪些？
ROM（只读存储器）、PLA（可编程逻辑阵列）、FPLA（现场可编程逻辑阵列）、FPGA（现场可编程逻辑器件）、CPLD（复杂可编程逻辑器件）
图（a）给出了用与非门实现AB+CD，图（b）给出了用CMOS电路组成的与非门，将图（b）代入图（a）即可得到用CMOS电路实现AB+CD的电路。
10）用一个二选一mux和一个inv实现异或。
答:
假设输入信号为A、B，输出信号为Y=A’B+AB’。
则用一个二选一mux
和一个inv实现异或的电路如下图所示：
11）给了reg的Setup和Hold时间，求中间组合逻辑的Delay范围
假设时钟周期为，reg的Setup和Hold时间分别记为Setup和Hold。
则有：
12）如何解决亚稳态？
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。
当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。
在亚稳态期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
解决方法主要有：
（1）降低系统时钟；
（2）用反应更快的FF；
（3）引入同步机制，防止亚稳态传播；
（4）改善时钟质量，用边沿变化快速的时钟信号；
（5）使用工艺好、时钟周期裕量大的器件。
13）用波形表示D触发器的功能。
以电平触发为例进行说明，D触发器的功能描述如下：
当时钟信号为低电平时，触发器不工作，处于维持状态。
当时钟信号为高电平时，D触发器的功能为：
若D=0，则触发器次态为0；
若D=1，则触发器次态为1。
下图以波形形式来描述D触发器的功能：
14）用传输门和倒向器搭一个边沿触发器。
用传输门和倒向器组成的边沿D触发器如下图：
15）画状态机，接受1、2、5分钱的卖报机，每份报纸5分钱
取投币信号为输入逻辑变量，投入一枚5分硬币是用A=1表示，未投入时用A=0表示；
投入一枚2分硬币是用B=1表示，未投入时用B=0表示；
投入一枚1分硬币是用C=1表示，未投入时用C=0表示。
由于每次最多只能投入一枚硬币，因此除了ABC=000、ABC=001、ABC=010和ABC=100四种状态为合法状态，其它四种状态为非法状态。
假设投入3个2分硬币或者投入4个1分硬币和1个2分硬币后，卖报机在给出报纸的同时会找会1个1分硬币。
这是输出变量有两个，分别用Y和Z表示。
给出报纸时Y=1，不给时Y=0；
找回1个1分硬币时Z=1，不找时Z=0。
同时假定未投币时卖报机的初始状态为S0，从开始到当前时刻共投入的硬币面值为1分记为S1，为2分时记为S2，为3分记为S3，为4分时记为S4。
由上面的分析可以画出该状态机的状态转换表，如下表所示（方便起见，这里给出输入变量为非法状态时的转换表）：
状态图如下图所示：
xxx/xx中xxx表示输入信号ABC，xx表示输出信号YZ
16）用与非门等设计全加法器。
设加数为A和B，低位进位为C，和为Sum，进位位为Cout，则用与非门设计的全加器如下图：
如果非门也用与非门实现的话，只需将与非门的两个输入端连接，置换到非
门即可。
17）用D触发器做个4进制的计数器。
由于是4进制计数器，因此只需两个D触发器即可，记进位输出为Cout，时钟信号为CLK，则利用D触发器和门电路组成的4进制计数器如下图：
18）锁存器、触发器、寄存器三者的区别。
触发器：
能够存储一位二值信号的基本单元电路统称为“触发器”。
锁存器：
一位触发器只能传送或存储一位数据，而在实际工作中往往希望一次传送或存储多位数据。
为此可把多个触发器的时钟输入端CP连接起来，用一个公共的控制信号来控制，而各个数据端口仍然是各处独立地接收数据。
这样所构成的能一次传送或存储多位数据的电路就称为“锁存器”。
寄存器：
在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器。
由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。
由于一个触发器能够存储一位二进制码，所以把n个触发器的时钟端口连接起来就能构成一个存储n位二进制码的寄存器。
区别：
从寄存数据的角度来年，寄存器和锁存器的功能是相同的，它们的区别在于寄存器是同步时钟控制，而锁存器是电位信号控制。
可见，寄存器和锁存器具有不同的应用场合，取决于控制方式以及控制信号和数据信号之间的时间关系：
若数据信号有效一定滞后于控制信号有效，则只能使用锁存器；
若数据信号提前于控制信号到达并且要求同步操作，则可用寄存器来存放数据。
19）D触发器和D锁存器的区别。
D触发器是指由时钟边沿触发的存储器单元，锁存器指一个由信号而不是时钟控制的电平敏感的设备。
锁存器通过锁存信号控制，不锁存数据时，输出端的信号随输入信号变化，就像信号通过缓冲器一样，一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。
20）IC设计中同步复位与异步复位的区别。
同步复位在时钟沿才复位信号，完成复位动作。
异步复位不管时钟，只要复位信号满足条件，就完成复位动作。
异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。
21）Moore与Mealy状态机的特征
Moore状态机的输出仅与当前状态值有关,且只在时钟边沿到来时才会有状态变化.Mealy状态机的输出不仅与当前状态值有关,而且与当前输入值有关。
22）D锁存器与D触发器的概念与区别
锁存器通过锁存信号控制，不锁存数据时，输出端的信号随输入信号变化，就像信号通过缓冲器一样，一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。
23）latch与register的区别，为什么现在多用register。
行为级描述中latch如何产生的
latch是电平触发，register是边沿触发，register在同一时钟边沿触发下动作，符合同步电路的设计思想，而latch则属于异步电路设计，往往会导致时序分析困难，不适当的应用latch则会大量浪费芯片资源。
24）16分频需要多少触发器
此类问题的解法是：
假设需要x分频，则需要的触发器个数N为：
N=[log2x]
上式中的括号表示上取整，因此对于16分频，需要4个触发器。
25）BLOCKING和NONBLOCKING赋值的区别。
非阻塞赋值：
块内的赋值语句同时赋值，一般用在时序电路描述中；
阻
塞赋值：
完成该赋值语句后才能做下一句的操作，一般用在组合逻辑描述。
2、模拟电路部分问题
1）简述基尔霍夫定理
KCL：
电路中的任意节点，任意时刻流入流出该节点的电流代数和为0；
KVL：
电路中的闭合回路，沿着回路所有元件两端的电势差的代数和等于0；
2）描述反馈电路的概念，列举他们的应用
反馈是将放大器输出信号（电压或电流）的一部分或全部，回收到放大器输入端与输入信号进行比较（相加或相减），并用比较所得的有效输入信号去控制输出。
负反馈可以用来稳定输出信号或者增益，也可以扩展通频带，适合自动控制系统，正反馈可以形成振荡，适合振荡电路和波形发生电路。
3）负反馈种类和优点
种类有电压串联、电压并联、电流串联、电流并联。
优点在于降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，扩展放大器的通频带，自动调节。
4）放大电路的频率补偿目的是什么，有哪些方法？
频率补偿是为了改变频率特性，减小时钟和相位差，使输入输出频率同步。
相位补偿通常是改善稳定裕度，两种补偿的目标有时是矛盾的。
不同的电路或者说不同的元器件对不同频率的放大倍数是不相同的，如果输入信号不是单一频率，就会造成高频放大倍数大，低频倍数小，结果输出的波形就产生了失真。
放大电路中频率补偿的目的：
一是改善放大电路的高频特性，二是克服由于引入负反馈而可能出现自激振荡现象，使放大器能稳定工作。
在放大电路中，由于晶体管结电容的存在常使放大电路频率响应的高频段不理想，为了解决这一问题，常用的方法就是在电路中引入负反馈。
然后，负反馈的引入又带来了自激振荡现象，所以为了放大电路能正常稳定工作，必须对放大电路进行频率补偿。
频率补偿的方法可以分为：
超前补偿和滞后补偿，主要是通过接入一些阻容元件来改变放大电路的开环增益在高频段的相频特性，目前使用最多的就是锁相环。
5）有源滤波器和无源滤波器的区别
无源滤波器：
由R、L、C组成；
有源滤波器：
由集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。
但集成运放带宽有限，所以目前工作频率难以做得很高。
6）基本的三极管曲线特性
三极管的曲线特性即指三极管的伏安特性曲线，包括输入和输出特性曲线。
输入特性指三极管输入回路中，加在基极和发射极的电压Vbe与由它所产生的基极电流Ib之间关系。
输出特性指在一定的基极电流Ib控制下，三极管的集电极与发射极之间的电压Vce同集电极电流Ic之间的关系。
直流负载线画错了！
7）什么是频率响应，怎么才算是稳定的频率响应，简述改变频率响应曲线的方法
这里仅对放大电路的频率响应进行说明。
在放大电路中，由于电抗原件（如电容、电感等）及晶体管极间电容的存在，当输入信号的频率过低或过高时，放大电路的放大倍数的数值均会降低，而且还将产生相位超前或滞后现象。
也就是说，放大电路的放大倍数和输入信号频率是一种函数关系，我们把这种函数关系称为放大电路的频率响应或频率特性。
放大电路的频率响应可以用幅频特性曲线和相频特性曲线描述，如果一个放大电路的幅频特性曲线是一条平行于X轴的直线（或者关心的频率范围内平行于X轴），而相频特性曲线是一条通过原点的直线（或者关心的频率范围内是一条通过原点的直线），那么该频率响应就是稳定的。
改变频率响应的方法主要有：
（1）改变放大电路的元器件参数；
（2）引入新的元器件来改善现有放大电路的频率响应；
（3）在原有放大电路上串联新的放大电路构成多级放大电路。
8）给出一个差分运放，如何进行相位补偿，并画出补偿后的波特图
随着工作频率的升高，放大器会产生附加相移，可能使负反馈变成正反馈而引起自激。
进行相位补偿可以消除高频自激，相位补偿的原理是：
在具有高放大倍数的中间级，利用一个电容构成电压并联负反馈电路，可以使用电容校正、RC校正分别对相频特性、幅频特性进行修改。
波特图就是在画放大电路的频率特性曲线时使用对数坐标，波特图由对数幅频特性和对数相频特性组成。
它们的横轴采用对数刻度IogF，幅频特性纵轴Iog|Au|，单位dB；
相频特性的纵轴用ψ表示。
8）画出一个晶体管级的运放电路，说明原理
下图（a）给出了单极性集成运放C14573的电路原理图，图（b）为其放大电
路部分：
图（a）中T1、T2和T7管构成多路电流源，为放大电路提供静态偏置电流，把偏置电路简化后，就可得到图（b）所示的放大电路部分。
第一级是以P沟道管T3和T4为放大管、以N沟道管T5和T6管构成的电流源为有源负载，采用共源形式的双端输入、单端输出差分放大电路。
由于第二级电路从T8的栅极输入，其输入电阻非常大，所以使第一级具有很强的电压放
大能力。
第二级是共源放大电路，以N沟道管T8为放大管，漏极带有源负载，因此也具有很强的电压放大能力。
但其输出电阻很大，因而带负载能力较差。
电容C起相位补偿作用。
9）电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，求这两种电路输出电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。
当RC<
<
T时，给出输入电压波形图，绘制两种电路的输出波形图。
当输出电压为C上电压时，电路的频率响应为：
从电路的频率响应不难看出输出电压加在C上的为低通滤波器，输出电压加在R上的为高通滤波器。
RC<
T说明信号的频率远远小于滤波器的中心频率，所以对于第二个电路基本上无输出，第一个电路的输出波形与输入波形基本相同。
10）在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N管，为什么？
用N管。
N管传递低电平，P管传递高电平。
N管的阈值电压为正，P管的阈值电压为负。
在N管栅极加VDD，在漏极加GND，那么源级的输出电压范围为0到VDD-Vth，因为N管的导通条件是Vgs>
Vth，当输出到达VDD-Vth时管子已经关断了。
所以当栅压为VDD时，源级的最高输出电压只能为VDD-Vth。
这叫阈值损失。
N管的输出要比栅压损失一个阈值电压。
因此不宜用N管传输高电平。
P管的输出也会比栅压损失一个阈值。
同理栅压为0时，P管源级的输出电压范围为VDD到｜Vth｜，因此不宜用P管传递低电平。
11）画电流偏置的产生电路，并解释。
基本的偏置电流产生电路包括镜像电流源、比例电流源和微电流源三种。
12）画出施密特电路，求回差电压。
13）LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。
主要有两种基本类型：
电容三点式电路和电感三点式电路。
下图中（a）和（b）分别给出了其原理电路及其等效电路。
14）DAC和ADC的实现各有哪些方法？
实现DAC转换的方法有：
权电阻网络D/A转换，倒梯形网络D/A转换，权电流网络D/A转换、权电容网络D/A转换以及开关树形D/A转换等。
实现ADC转换的方法有：
并联比较型A/D转换，反馈比较型A/D转换，双积分型A/D转换和V-F变换型A/D转换。
15）A/D电路组成、工作原理。
A/D电路由取样、量化和编码三部分组成，由于模拟信号在时间上是连续信号而数字信号在时间上是离散信号，因此A/D转换的第一步就是要按照奈奎斯特采样定律对模拟信号进行采样。
又由于数字信号在数值上也是不连续的，也就是说数字信号的取值只有有限个数值，因此需要对采样后的数据尽量量化，使其量化到有效电平上，编码就是对量化后的数值进行多进制到二进制二进制的转换。
16）为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？
和载流子有关，P管是空穴导电，N管电子导电，电子的迁移率大于空穴，同样的电场下，N管的电流大于P管，因此要增大P管的宽长比，使之对称，这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电放电的时间相等。
17）锁相环有哪几部分组成?
锁相环路是一种反馈控制电路，简称锁相环（PLL）。
锁相环的特点是：
利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压，对振荡器输出信号的频率实施控制。
18）什么耐奎斯特定律，怎么由模拟信号转为数字信号
奈奎斯特定律包括奈奎斯特低通采样定律和奈奎斯特带通采样定律。
19）Cache的主要作用是什么，它与Buffer有何区别
Cache即是高速缓冲存储器，是一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。
存储器的高速缓冲存储器存储了频繁访问的RAM位置的内容及这些数据项的存储地址。
当处理器引用存储器中的某地址时，高速缓冲存储器便检查是否存有该地址。
如果存有该地址，则将数据返回处理器；
如果没有保存该地址，则进行常规的存储器访问。
因为高速缓冲存储器总是比主RAM存储器速度快，所以当RAM的访问速度低于微处理器的速度时，常使用高速缓冲存储器。
Cache是一个高速小容量的临时存储器，可以用高速的静态存储器芯片实现，或者集成到CPU芯片内部，存储CPU最经常访问的指令或者操作数据。
Buffer与Cache操作的对象不一样。
Buffer（缓冲）是为了提高内存和硬盘（或其他I/0设备）之间的数据交换的速度而设计的。
Cache（缓存）是为了提高cpu和内存之间的数据交换速度而设计，也就是平常见到的一级缓存、二级缓存、三级缓存等。
20）嵌入式微控制器、嵌入式微处理器和嵌入式DSP有什么区别。
嵌入式微控制器又称单片机，顾名思义，就是将整个计算机系统集成到一块芯片中。
嵌入式微控制器一般以某一种嵌入式微处理器内核为核心，芯片内部集成ROM/EPROM、RAM、总线、总线逻辑、定时/计数器、WatchDog、I/O、串行口、脉宽调制输出、A/D、D/A、FlashRAM、EEPROM等各种必要功能和外设。
为适应不同的应用需求，一般一个系列的单片机具有多种衍生产品，每种衍生产品的处理器内核都是一样的，不同的是存储器和外设的配置及封装。
这样可以使单片机最大限度地和应用需求相匹配，功能不多不少，从而减少功耗和成本。
和嵌入式微处理器相比，微控制器的最大特点是单片化，体积大大减小，从而使功耗和成本下降、可靠性提高。
微控制器是目前嵌入式系统工业的主流。
微控制器的片上外设资源一般比较丰富，适合于控制，因此称微控制器。
嵌入式DSP处理器（EmbeddedDigitalSignalProcessor,EDSP）对系统结构和指令进行了特殊设计，使其适合于执行DSP算法，编译效率较高，指令执行速度也较高。
在数字滤波、FFT、谱分析等方面DSP算法正在大量进入嵌入式领域，DSP应用正从在通用单片机中以普通指令实现DSP功能，过渡到采用嵌入式DSP处理器。
嵌入式DSP处理器有两个发展来源，一是DSP处理器经过单片化、EMC改造、增加片上外设成为嵌入式DSP处理器，二是在通用单片机或SOC中增加DSP协处理器，例如Intel的MCS-296
和Infineon（Siemens）的TriCore。
21）DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构
图
与通用处理器相比，DSP属于专用处理器，它是为了实现实时数字信号处理而专门设计的。
在结构上，DS
升级会员 