计算机组成原理复习题及答案文档格式.docx

资源描述

计算机组成原理复习题及答案文档格式.docx

《计算机组成原理复习题及答案文档格式.docx》由会员分享，可在线阅读，更多相关《计算机组成原理复习题及答案文档格式.docx（20页珍藏版）》请在冰豆网上搜索。

计算机组成原理复习题及答案文档格式.docx

D）加重了CPU的工作量

9．计算机的外围设备是指______。

A）输入/输出设备B）外存储器

C）远程通信设备D）除了CPU和内存以外的其它设

10．中断向量地址是指：

A）子程序入口地址B）中断服务子程序入口地址

C）中断服务子程序入口地址的指示器D）中断返回地址

二、填空题

1．若X=-0.1001，Y=0.0101，则：

[X+Y]补=，[X－Y]补=。

2．DMA的数据块传送可分为、和阶段。

3．某机指令字长24位，共能完成130种操作，采用一地址格式指令可直接寻址的范围是，采用二地址格式指令，可直接寻址的范围是。

4．设浮点数阶码为5位（含1位阶符），用移码表示，尾数为10位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为，

真值为（十进制的表达式）；

对应其绝对值最小负数的机器数形式为，真值为（十进制的表达式）。

5．I/O编址方式可分为和两大类，前者需要有独立的I/O指令，后者通过访存指令和外部设备交换信息。

6．半导体静态RAM依据的原理存储信息，动态RAM依据的原理存储信息。

动态RAM必须在2ms内对其所有存储单元恢复一次原状态，这个过程叫做。

7．和组成存储系统的层次结构。

8．在总线集中式判优控制中，方式对故障很敏感，方式速度最快。

三、名词解释

1．机器周期和时钟周期

2．周期挪用

3．中断隐指令

4．水平型微指令

5．系统的并行性

四、简答

1．完整的总线传输周期包括哪几个阶段？

简要叙述每个阶段的工作。

2．某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12288字节，最小磁道直径为230mm，共有275道，求：

（1）磁盘存储器的存储容量；

（2）最高位密度（最小磁道的位密度）和最低位密度；

（3）磁盘数据传输率；

（4）平均等待时间。

3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。

中断源

屏蔽字

01234

4．某机主存容量为4M×

16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。

操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。

（1）画出一地址指令格式并指出各字段的作用；

（2）该指令直接寻址的最大范围；

（3）一次间址的寻址范围；

（4）相对寻址的寻址范围；

（5）立即数的范围。

（十进制表示）

五、综合题：

1．（10分）设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则

计算：

[25

]+[24

]

2．（12分）设CPU共有16根地址线，8根数据线，并用

作访存控制信号，用

作读写命令信号，现有下列存储芯片及138译码器和各种门电路（自定）。

RAM：

1K×

8位、2K×

4位、4K×

8位

ROM：

2K×

8位、4K×

画出CPU与存储器的连接图，要求：

（1）最大4K地址空间为系统程序区，与其相邻的2K地址空间为用户程序区；

（2）合理选用上述存储芯片，并写出每片存储芯片的地址范围；

（3）详细画出存储芯片的片选逻辑。

允许输出

允许写

74138

3．（8分）某计算机的数据通路如图所示，其中M—主存，MDR—主存数据寄存器，MAR—主存地址寄存器，R0-R3—通用寄存器，IR—指令寄存器，PC—程序计数器（具有自增能力），C、D--暂存器，ALU—算术逻辑单元（此处做加法器看待），移位器—左移、右移、直通传送。

所有双向箭头表示信息可以双向传送。

“ADD（R1），（R2）+”指令的含义是两个数进行求和操作，其中源操作地址在寄存器R1中，目的操作数地址在寄存器R2中，其寻址方式为自增型寄存器间接寻址（先取地址后，寄存器内容加1）。

请按数据通路图画出ADD指令从取指令开始到执行结束的操作序列图，写明基本操作步骤。

答案：

一．选择题

二．填空题

1．1.1100；

1.0010。

2．预处理；

数据传送；

后处理

3．216；

28。

4．1,1111;

0.111111111（9个1）；

215ⅹ（1-2-9）；

0,0000;

1.01……1（8个1）；

-2-16ⅹ（2-1+2-9）。

5．统一编址；

不统一编址。

6．触发器；

电容存储电荷；

刷新。

7．Cache-主存；

主存-辅存。

8．链式查询；

独立请求。

三．名词解释

1．机器周期和时钟周期

答：

机器周期是在同步控制的机器中，执行指令周期中一步相对完整的操作（指令步）所需时间，通常安排机器周期长度=主存周期；

时钟周期是指计算机主时钟的周期时间，它是计算机运行时最基本的时序单位，对应完成一个微操作所需时间，通常时钟周期=计算机主频的倒数。

2．周期挪用

每当I/O设备发出DMA请求时，I/O设备便挪用或窃取总线占用权一个存取周期，而DMA不请求时，CPU仍继续访问主存。

3．中断隐指令

中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。

4．水平型微指令

水平型微指令的特点是一次能定义并执行多个并行操作的微命令。

从编码方式看，直接编码、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。

其中直接编码速度最快，字段编码要经过译码，故速度受影响。

5．系统的并行性

包含同时性和并发性两个方面，前者指两个或多个事件在同一时刻发生，后者指两个或多个事件在同一时间段发生。

四．简答

1．答：

总线在完成一次传输周期时，可分为四个阶段：

申请分配阶段：

由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；

寻址阶段：

取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；

传数阶段：

主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；

结束阶段：

主模块的有关信息均从系统总线上撤除，让出总线使用权。

2．答：

（1）存储容量=275道X12288B/道X4面=13516800B

（2）最高位密度=12288B/230

=17B/mm=136位/mm（向下取整）

最大磁道直径

=230mm+275道/5道X2

=230mm+110mm=340mm

最低位密度=12288B/340

=11B/mm=92位/mm（向下取整）

（3）磁盘数据传输率

=12288BX3000转/分

=12288BX50转/秒=614400B/S

（4）平均等待时间=1/50/2=10ms

3．答：

设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：

11000（1分）

01000（1分）

11101（1分）

11111（1分）

11001（1分）

4．答：

（1）指令字长16位，操作码为7位，寻址特征位2位，地址码7位；

（2）27；

（1分）（3）216；

（1分）（4）-64~+63；

（1分）（5）-64~+63。

五．综合题

1．答：

被加数为0,101;

0.100100，[x]补=00,101;

00.100100

加数为0,100;

1.010100，[y]补=00,100;

11.010100

（1）对阶：

[△j]补=[jx]补-[jy]补=00,101+11,100=00,001

即△j=1，则y的尾数向右移一位，阶码相应加1，即

[y]’补=00,101;

11.101010

②求和

+[Sy]补

=00.100100+11.101010

=00.001110

即[x+y]补=00,101;

00.001110

尾数出现“00.0”，需左规。

③规格化

左移2位，阶码减2。

左规后得[x+y]补=00,011;

00.111000

∴[x+y]补=00,011;

00.111000

∴x+y=23

2．（12分）答：

答：

地址空间描述如下：

ROM对应的空间：

1111111111111111

1111000000000000

RAM对应的空间：

1110111111111111

1110100000000000

选择ROM芯片为2K×

8位的两片，RAM芯片为2K×

4位的两片

ROM芯片1：

1111100000000000

ROM芯片2：

1111011111111111

1111000000000000

RAM芯片1、2：

（位扩展）

CPU与存储器连接图见下页：

1.解：

“ADD（R1），（R2）+”指令是SS型指令，两个操作数均在主存中。

其中源操作数地址在R1中，所以是R1间接寻址。

目的操作数地址在R2中，由R2间接寻址，但R2的内容在取出操作数以后要加1进行修改。

指令周期流程图如下：

（二）

一、选择题

1．从器件角度看，计算机经历了四代变化。

但从系统结构看，至今绝大多数计算机仍属于______型计算机。

A.并行B.冯.诺依曼C.智能D.实时处理

2．下列数中最大的数是______。

A.（10011001）2B.（227）8C.（98）16D.（152）10

3．有关运算器的描述，______是正确的。

A.只做加法B.只做算术运算

C.既做算术运算又做逻辑运算D.只做逻辑运算

4．EPROM是指______。

A.读写存储器B.只读存储器C.闪速存储器D.光擦除可编程只读存储器

5．CPU主要包括______。

A.控制器B.控制器、运算器、cache

C.运算器和主存D.控制器、ALU和主存

6．在多级存储体系中，“cache—主存”结构的作用是解决______的问题。

A.主存容量不足B.主存与辅存速度不匹配

C.辅存与CPU速度不匹配D.主存与CPU速度不匹配

7．在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。

A.隐含寻址B.立即寻址C.寄存器寻址D.直接寻址

8．下述I/O控制方式中，主要由程序实现输入输出的是______。

A.外围处理机方式B.中断方式C.DMA方式D.通道方式

9．系统总线中地址线的功能是______。

A.用于选择主存单元地址B.用于选择进行信息传输的设备

C.用于选择外存地址D.用于指定主存和I/O设备接口电路的地址

10．微程序控制器中，机器指令与微指令的关系是______。

A.每一条机器指令由一条微指令来执行

B.一段机器指令组成的程序可由一条微指令执行

C.一条微指令由若干条机器指令组成

D.每一条机器指令由一段用微指令编成的微程序来解释执行

二、填空题

1．存储______并按______顺序执行,这是冯•诺依曼型计算机的工作原理。

2．CPU能直接访问______和______，但不能直接访问磁盘存储器和光盘存储器。

3．某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。

4．影响流水线性能的因素主要反映在和两个方面。

5．DMA控制器与CPU共享主存，为了有效分时使用主存，DMA通常采用以下三种方法与主存交换数据：

______、______、______。

6．I/O设备与主机交换信息共有五种控制方式，它们是：

①、②、

③、④和⑤。

7．控制单元的两种设计方法是：

①和②。

三、解释下列概念

1．微程序控制

2．指令周期和机器周期

4．系统总线

5．RISC

1．指令和数据均存放在内存中，CPU如何上区分它们是指令还是数据？

2．试比较基址寻址和变址寻址。

3．现有A、B、C、D四个中断源，其优先级由高向低按A、B、C、D顺序排列。

若中断服务程序的执行时间为20µ

s，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。

D服务

C服务

B服务

A服务

现行程序

4．简述I/O接口的功能和基本组成。

（30分）

ROM（2KX8位，4KX4位，8KX8位），RAM（1KX4位，2KX8位，4KX8位），及74138译码器和其他门电路（门电路自定）。

试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。

要求：

（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；

（2）指出选用的存储芯片类型及数量；

（3）详细画出片选逻辑。

3．（8分）CPU数据通路如图所示，其中有一个累加器AC，一个状态条件寄存器和其它四个寄存器，各部分之间连线表示数据通路，箭头表示信息传送方向。

⑴标明四个寄存器名称；

⑵简述指令从主存到控制器的数据通路；

⑶简述数据在运算器和主存之间进行存/取访问的数据通路。

CPU

ALU+1

1．程序，地址

2．Cache，主存

3．127；

1/512；

-1/512-1/32768；

-128。

4．访存冲突；