Multisim数电仿真半加器和全加器Word格式文档下载.docx

Multisim数电仿真半加器和全加器Word格式文档下载.docx

《Multisim数电仿真半加器和全加器Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《Multisim数电仿真半加器和全加器Word格式文档下载.docx（13页珍藏版）》请在冰豆网上搜索。

图3.5.1

1.写输出函数Y的逻辑表达式：

..........................................3.5.1

.........................................3.5.2

..........................................3.5.3

2.进行化简：

....................................................3.5.4

....................…..3.5.5

...........................…...3.5.6

3.列真值表：

表3.5.1：

ABCD

Y

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

1101

1110

1111

1

4.功能说明：

逻辑图是一个检奇电路。

输入变量的取值中，有奇数个1则有输出，否则无输出。

组合电路的设计目的就是根据实际的逻辑问题，通过写出它的真值表和逻辑函数表达式，最终找到实现这个逻辑电路的器件,将它们组成最简单的逻辑电路。

设计半加器逻辑电路。

1.进行逻辑抽象：

如果不考虑的来自低位的进位将两个1位二进制数相加，称为半加。

设

、

是两个加数，

是它们的和，

是向高位的进位。

则根据二进制数相加的规律，可以写出它们的真值表如表3.5.2所示。

表3.5.2：

输　入

输　出

00

01

10

11

2.写出逻辑函数式：

................................................3.5.7

3.选定器件的类型：

　　可选异或门来实现半加和；

可选两片与非门（或一片与门）实现向高位的进位。

如图3.5.2所示。

图3.5.2

三、计算机仿真实验内容：

1.测试用异或门、与门组成的半加器的逻辑功能：

（1）.按照图3.5.3所示，从电子仿真软件Multisim7基本界面左侧左列真实元件工具条中调出所需元件：

其中，异或门74LS86N从“TTL”库中调出；

与门4081BD_5V从“CMOS”库中调出。

指示灯从电子仿真软件Multisim7基本界面左侧右列虚拟元件库中调出，X1选红灯；

X2选蓝灯。

图3.5.3

（2）.打开仿真开关，根据表3.5.3改变输入数据进行实验，并将结果填入表内。

表3.5.3：

输　　入

输　　出

2.测试全加器的逻辑功能：

（1）.从电子仿真软件Multisim7基本界面左侧左列真实元件工具条中“CMOS”库中调出或门4071BD_5V、与门4081BD_5V；

从“TTL”库中调出异或门74LS86D，组成仿真电路如图3.5.4所示。

图3.5.4

（2）.打开仿真开关，根据表3.5.4输入情况实验，并将结果填入表内。

表3.5.4：

输　　　　入

输　　　出

000

001

010

011

100

101

110

111

3.用逻辑分析仪观察全加器波形：

（1）.先关闭仿真开关，在图3.5.4中删除除集成电路以外的其它元件。

（2）.点击电仿真软件Multisim7基本界面右侧虚拟仪器工具条中的“WordGenerator”按钮，如图3.5.5（左图）所示，调出字信号发生器图标（右图）“XWG1”，将它放置在电子平台上。

将逻辑分析仪面板屏幕下方的滚动条拉到最左边，见图中鼠标手指所示。

图3.5.11

（9）.拉出屏幕上的读数指针可以观察到一位全加器各输入、输出端波形，例如：

图3.5.12中读数指针所在位置表示输入信号

=0、

=1、

=1；

=1。

（注：

屏幕左侧标有“9”的波形表示

；

标有“10”的波形表示

标有“8”的波形表示

标有“13”的波形表示

标有“14”的波形表示

。

）

（10）.按表3.5.5要求，用读数指针读出4个观察点的状态，并将它们的逻辑状态和逻辑分析波形填入表3.5.5中。

图3.5.12

表3.5.5：

测点

变量

　　1

　　2

3

4

状态

波形

输

入

出

四、实验室操作实验内容：

设计两个一位二进制数相加的全加器：

1．进行逻辑抽象分析：

考虑的来自低位的进位将两个1位二进制数相加，称为全加。

为来之低位的进位，

则根据二进制数相加的规律，可以写出它们的真值表。

2．写出全加器的

和

的逻辑表达表。

3.根据全加器的逻辑表达表画出电路图。

3.根据电路图选取集成电路，并在数字实验台上搭好实验电路。

4.在实验台上进行全加器实验，并填好表3.5.6。

表3.5.6：

五、实验报告要求：

1.完成仿真实验中的表3.5.3~表3.5.5的填写。

2.总结设计全加器实验的分析、步骤和体会，写出完整的设计报告。

六、实验设备及材料：

1.仿真计算机及软件Multisim7。

2.THD-1型（或Dais-2B型）数电实验箱。

3.MF-10型万用表。

4．电子元件：

数字集成电路：

74LS86、CD4081、CD4071各一片。

5.附：

数字集成电路74LS86、CD4081、CD4071管脚排列图

图3.5.13