51地震震动报警Word格式文档下载.docx

51地震震动报警Word格式文档下载.docx

《51地震震动报警Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《51地震震动报警Word格式文档下载.docx（38页珍藏版）》请在冰豆网上搜索。

摘要I

AbstractII

第1章绪论1

1.1概述1

1.2地震报警技术的研究现状1

1.3本文研究的意义2

第2章地震报警系统的基本理论3

2.1单片机技术3

2.2单片机概述3

2.2.1单片机技术3

2.2.2单片机技术的特点3

2.2.3AT89S52系列单片机概述3

第3章系统的I2C协议8

3.1协议概述8

3.2硬件结构8

3.3数据传输9

3.4应用9

第4章MMA7455加速度传感器11

4.1三轴加速度传感器11

4.1.1简介11

4.1.2特点11

4.1.3原理11

4.1.4优点11

4.2MMA7455三轴数字加速度传感器11

4.2.1简介11

4.2.2参数12

4.2.3目标应用12

4.3MMA7455的使用12

第5章系统的硬软件设计21

5.1系统结构框图21

5.2单片机最小系统原理图21

5.3MMA7455三轴数字加速度传感器模块电路22

5.4蜂鸣器发声原理电路22

5.5系统原理电路图23

5.6系统软件程序的思想23

结论25

参考文献26

附录127

项目创新及特色35

第1章绪论

1.1概述

地震又称地动、地振动，是地壳快速释放能量过程中造成振动，期间会产生地震波的一种自然现象。

地震常常造成严重人员伤亡，能引起火灾、水灾、有毒气体泄漏、细菌及放射性物质扩散，还可能造成海啸、滑坡、崩塌、地裂缝等次生灾害。

为了将地震的灾害减小到最小，常有以下几种对地震的报警检测办法：

地壳形变观测、地磁测量、地电观测、重力观测、地应力观测。

本方案通过对at89s52单片机的运用，借助IIC协议与MMA7455加速度传感器芯片之间进行不断的数据检测提取，从而判定是否产生震动。

系统在三个方向上每次连续进行两次数据测量，将提取的原始数据做处理后，计算前后两次差值的绝对值，如果这个变化量超过了事先确定的阀值，那么就可以判定发生了震动。

在方案中阀值作为一个关键量，进行了多次的实验调整，使得系统足够灵敏，能够胜任在轻微震动时就立即警报的任务。

1.2地震报警技术的研究现状

目前常有以下几种对地震的报警检测办法：

（1）地壳形变观测：

许多地震在临震前，震区的地壳形变增大，是平时的几倍到几十倍。

测量断层两侧的相对垂直升降或水平位移的参数，是地震检测重要的依据。

（2）地磁测量：

地球基本磁场可以直接反映地球各种深度乃至地核的物理过程，地磁场及其变化是地球深部物理过程信息的重要来源之一。

（3）地电观测：

地震孕育过程中，将伴随有地下介质（主要是岩石）电阻率的变化及大地电流和自然电场的变化，因此提取这一信息可以检测地震。

（4）重力观测：

地球重力场是一种比较稳定的地球物理场之一，它与观测点的位置和地球内部介质密度有关。

因此，通过重力场变化可以了解到地壳的变形、岩石密度的变化，从而检测地震。

（5）地应力观测：

地震孕育不论机制如何，其实质是一个力学过程，是在一定构造背景条件下，地壳体中应力作用的结果。

观测地壳应力的变化，可以捕捉地震的信息。

由上可见，本方案所提出的方法是有一定的实际意义与创新性的。

1.3本文研究的意义

虽然目前有各种检测地震的方法，但是大多都难以在日常家庭中使用。

本方案“基于51的地震震动报警器”则具有成本低廉、制作简便、使用方便的特点，这样可以最大限度的运用在普通家庭中，为日常生活中可能遇见的地震情况进行安全防护。

同时通过课程设计，进一步熟悉和掌握AT89C52单片机的结构及工作原理，掌握以单片机为核心的电路设计的基本方法和技术，了解有关电路参数的计算方法。

通过完成一个包括电路设计和程序开发的完整过程，进一步了解开发单片机应用系统的全过程，通过此综合训练，为以后毕业设计打下一定的基础。

第2章地震报警系统的基本理论

2.1单片机技术

单片机是微型机的一个主要分支，在结构上的最大特点是把CPU、存储器、定时器和多种输入/输出接口电路集成在一块超大规模集成电路芯片上。

就其组成和功能而言，一块单片机芯片就是一台计算机。

2.2单片机概述

2.2.1单片机技术

通过内部总线把计算机的各主要部件接为一体，其内部总线包括地址总线、数据总线和控制总线。

其中，地址总线的作用是在进行数据交换时提供地址，CPU通过它们将地址输出到存储器或I/O接口；

数据总线的作用CPU与存储器或I/O接口之间，或存储器与外设之间交换数据；

控制总线包括CPU发出的控制信号线和外部送入CPU的应答信号线等。

2.2.2单片机技术的特点

（1）有优异的性能价格比。

（2）集成度高、体积小、有很高的可靠性。

单片机把各功能部件集成在一块芯片上，内部采用总线结构，减少了各芯片之间的连线，大大提高了单片机的可靠性与抗干扰能力。

另外，其体积小，对于强磁场环境易于采取屏蔽措施，适合在恶劣环境下工作。

（3）控制功能强。

为了满足工业控制的要求，一般单片机的指令系统中均有极丰富的转移指令、I/O口的逻辑操作以及位处理功能。

单片机的逻辑控制功能及运行速度均高于同一档次的微机。

（4）低功耗、低电压，便于生产便携式产品。

（5）外部总线增加了IC（Inter-IntegratedCircuit）及SPI（SerialPeripheralInterface）等串行总线方式，进一步缩小了体积，简化了结构。

（6）单片机的系统扩展和系统配置较典型、规范，容易构成各种规模的应用系统。

2.2.3AT89S52系列单片机概述

AT89S52是一种低功耗、高性能CMOS8位微控制器，具有8K在系统可编程Flash存储器。

使用Atmel公司高密度非易失性存储器技术制造，与工业80C51产品指令和引脚完全兼容。

片上Flash允许程序存储器在系统可编程，亦适于常规编程器。

在单芯片上，拥有灵巧的8位CPU和在系统可编程Flash，使得AT89S52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。

AT89S52具有以下标准功能：

8k字节Flash，256字节RAM，32位I/O口线，看门狗定时器，2个数据指针，三个16位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。

另外，AT89S52可降至0Hz静态逻辑操作，支持2种软件可选择节电模式。

空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。

掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。

引脚结构

VCC:

电源

GND:

地

P0口：

P0口是一个8位漏极开路的双向I/O口。

作为输出口，每位能驱动8个TTL逻辑电平。

对P0端口写“1”时，引脚用作高阻抗输入。

当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。

在这种模式下，P0具有内部上拉电阻。

在flash编程时，P0口也用来接收指令字节；

在程序校验时，输出指令字节。

程序校验时，需要外部上拉电阻。

P1口：

P1口是一个具有内部上拉电阻的8位双向I/O口，p1输出缓冲器能驱动4个TTL逻辑电平。

对P1端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。

作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。

此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX），具体如下表所示。

在flash编程和校验时，P1口接收低8位地址字节。

P2口：

P2口是一个具有内部上拉电阻的8位双向I/O口，P2输出缓冲器能驱动4个TTL逻辑电平。

对P2端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。

在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX@DPTR）时，P2口送出高八位地址。

在这种应用中，P2口使用很强的内部上拉发送1。

在使用8位地址（如MOVX@RI）访问外部数据存储器时，P2口输出P2锁存器的内容。

在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。

P3口：

P3口是一个具有内部上拉电阻的8位双向I/O口，p2输出缓冲器能驱动4个TTL逻辑电平。

对P3端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。

P3口亦作为AT89S52特殊功能（第二功能）使用，如下表所示。

在flash编程和校验时，P3口也接收一些控制信号。

RST:

复位输入。

晶振工作时，RST脚持续2个机器周期高电平将使单片机复位。

看门狗计时完成后，RST脚输出96个晶振周期的高电平。

特殊寄存器AUXR（地址8EH）上的DISRTO位可以使此功能无效。

DISRTO默认状态下，复位高电平有效。

ALE/PROG：

地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8位地址的输出脉冲。

在flash编程时，此引脚（PROG）也用作编程输入脉冲。

在一般情况下，ALE以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。

然而，特别强调，在每次访问外部数据存储器时，ALE脉冲将会跳过。

如果需要，通过将地址为8EH的SFR的第0位置“1”，ALE操作将无效。

这一位置“1”，ALE仅在执行MOVX或MOVC指令时有效。

否则，ALE将被微弱拉高。

这个ALE使能标志位（地址为8EH的SFR的第0位）的设置对微控制器处于外部执行模式下无效。

PSEN:

外部程序存储器选通信号（PSEN）是外部程序存储器选通信号。

当AT89S52从外部程序存储器执行外部代码时，PSEN在每个机器周期被激活两次，而在访问外部数据存储器时，PSEN将不被激活。

EA/VPP:

访问外部程序存储器控制信号。

为使能从0000H到FFFFH的外部程序存储器读取指令，EA必须接GND。

为了执行内部程序指令，EA应该接VCC。

在flash编程期间，EA也接收12伏VPP电压。

XTAL1:

振荡器反相放大器和内部时钟发生电路的输入端。

XTAL2:

振荡器反相放大器的输出端。

存储器结构:

MCS-51器件有单独的程序存储器和数据存储器。

外部程序存储器和数据存储器都可以64K寻址。

程序存储器：

如果EA引脚接地，程序读取只从外部存储器开始。

对于89S52，如果EA接VCC，程序读写先从内部存储器（地址为0000H～1FFFH）开始，接着从外部寻址，寻址地址为：

2000H~FFFFH。

数据存储器：

AT89S52有256字节片内数据存储器。

高128字节与特殊功能寄存器重叠。

也就是说高128字节与特殊功能寄存器有相同的地址，而物理上是分开的。

当一条指令访问高于7FH的地址时，寻址方式决定CPU访问高128字节RAM还是特殊功能寄存器空间。

直接寻址方式访问特殊功能寄存器（SFR）。

例如，下面的直接寻址指令访问0A0H（P2口）存储单元MOV0A0H，#data使用间接寻址方式访问高128字节RAM。

例如，下面的间接寻址方式中，R0内容为0A0H，访问的是地址0A0H的寄存器，而不是P2口（它的地址也是0A0H）。

MOV@R0，#data堆栈操作也是简介寻址方式。

因此，高128字节数据RAM也可用于堆看门狗定时器WDT是一种需要软件控制的复位方式。

WDT由13位计数器和特殊功能寄存器中的看门狗定时器复位存储器（WDTRST）构成。

WDT在默认情况下无法工作；

为了激活WDT，户用必须往WDTRST寄存器（地址：

0A6H）中依次写入01EH和0E1H。

当WDT激活后，晶振工作，WDT在每个机器周期都会增加。

WDT计时周期依赖于外部时钟频率。

除了复位（硬件复位或WDT溢出复位），没有办法停止WDT工作。

当WDT溢出，它将驱动RSR引脚一个高个电平输出。

第3章系统的I2C协议

3.1协议概述

IIC即Inter-IntegratedCircuit（集成电路总线），这种总线类型是由飞利浦半导体公司在八十年代初设计出来的，主要是用来连接整体电路（ICS），IIC是一种多向控制总线，也就是说多个芯片可以连接到同一总线结构下，同时每个芯片都可以作为实施数据传输的控制源。

这种方式简化了信号传输总线。

3.2硬件结构

I2C串行总线一般有两根信号线，一根是双向的数据线SDA，另一根是时钟线SCL。

所有接到I2C总线设备上的串行数据SDA都接到总线的SDA上，各设备的时钟线SCL接到总线的SCL上。

为了避免总线信号的混乱，要求各设备连接到总线的输出端时必须是漏极开路（OD）输出或集电极开路（OC）输出。

设备上的串行数据线SDA接口电路应该是双向的，输出电路用于向总线上发送数据，输入电路用于接收总线上的数据。

而串行时钟线也应是双向的，作为控制总线数据传送的主机，一方面要通过SCL输出电路发送时钟信号，另一方面还要检测总线上的SCL电平，以决定什么时候发送下一个时钟脉冲电平；

作为接受主机命令的从机，要按总线上的SCL信号发出或接收SDA上的信号，也可以向SCL线发出低电平信号以延长总线时钟信号周期。

总线空闲时，因各设备都是开漏输出，上拉电阻Rp使SDA和SCL线都保持高电平。

任一设备输出的低电平都将使相应的总线信号线变低，也就是说：

各设备的SDA是“与”关系，SCL也是“与”关系。

总线对设备接口电路的制造工艺和电平都没有特殊的要求（NMOS、CMOS都可以兼容）。

在I2C总线上的数据传送率可高达每秒十万位，高速方式时在每秒四十万位以上。

另外，总线上允许连接的设备数以其电容量不超过400pF为限。

总线的运行（数据传输）由主机控制。

所谓主机是指启动数据的传送（发出启动信号）、发出时钟信号以及传送结束时发出停止信号的设备，通常主机都是微处理器。

被主机寻访的设备称为从机。

为了进行通讯，每个接到I2C总线的设备都有一个唯一的地址，以便于主机寻访。

主机和从机的数据传送，可以由主机发送数据到从机，也可以由从机发到主机。

凡是发送数据到总线的设备称为发送器，从总线上接收数据的设备被称为接受器。

I2C总线上允许连接多个微处理器以及各种外围设备，如存储器、LED及LCD驱动器、A/D及D/A转换器等。

为了保证数据可靠地传送，任一时刻总线只能由某一台主机控制，各微处理器应该在总线空闲时发送启动数据，为了妥善解决多台微处理器同时发送启动数据的传送（总线控制权）冲突，以及决定由哪一台微处理器控制总线的问题，I2C总线允许连接不同传送速率的设备。

多台设备之间时钟信号的同步过程称为同步化。

3.3数据传输

在I2C总线传输过程中，将两种特定的情况定义为开始和停止条件（见图3）：

当SCL保持“高”时，SDA由“高”变为“低”为开始条件；

当SCL保持“高”且SDA由“低”变为“高”时为停止条件。

开始和停止条件均由主控制器产生。

使用硬件接口可以很容易地检测到开始和停止条件，没有这种接口的微机必须以每时钟周期至少两次对SDA取样，以检测这种变化。

SDA线上的数据在时钟“高”期间必须是稳定的，只有当SCL线上的时钟信号为低时，数据线上的“高”或“低”状态才可以改变。

输出到SDA线上的每个字节必须是8位，每次传输的字节不受限制，但每个字节必须要有一个应答ACK。

如果一接收器件在完成其他功能（如一内部中断）前不能接收另一数据的完整字节时，它可以保持时钟线SCL为低，以促使发送器进入等待状态；

当接收器准备好接受数据的其它字节并释放时钟SCL后，数据传输继续进行。

I2C数据总线传送时序如图4所示。

数据传送具有应答是必须的。

与应答对应的时钟脉冲由主控制器产生，发送器在应答期间必须下拉SDA线。

当寻址的被控器件不能应答时，数据保持为高并使主控器产生停止条件而终止传输。

在传输的过程中，在用到主控接收器的情况下，主控接收器必须发出一数据结束信号给被控发送器，从而使被控发送器释放数据线，以允许主控器产生停止条件。

合法的数据传输格式如下：

I2C总线在开始条件后的首字节决定哪个被控器将被主控器选择，例外的是“通用访问”地址，它可以在所有期间寻址。

当主控器输出一地址时，系统中的每一器件都将开始条件后的前7位地址和自己的地址进行比较。

如果相同，该器件即认为自己被主控器寻址，而作为被控接收器或被控发送器则取决于R/W位。

3.4应用

I2C总线是各种总线中使用信号线最少，并具有自动寻址、多主机时钟同步和仲裁等功能的总线。

因此，使用I2C总线设计计算机系统十分方便灵活，体积也小，因而在各类实际应用中得到广泛应用。

I2C的运用比如在铁电存储器中，用铁电存储数据就是用的I2C总线协议。

通用I/O端口作为I2C总线接口

目前，51、96系列的单片机应用很广，但是由于它们都没有I2C总线接口，从而限制了在这些系统中使用具有I2C总线接口的器件。

通过对I2C总线时序的分析，可以用51单片机的两根I/O线来实现I2C总线的功能。

接I2C总线规定：

SCL线和SDA线是各设备对应输出状态相“与”的结果，任一设备都可以用输出低电平的方法来延长SCL的低电平时间，以迫使高速设备进入等待状态，从而实现不同速度设备间的时钟同步。

因此，即使时钟脉冲的高、低电平时间长短不一，也能实现数据的可靠传送，可以用软件控制I/O口做I2C接口。

在单主控器的系统中，时钟线仅由主控器驱动，因此可以用51系列的一根I/O线作为SCL的信号线，将其设备为输出方式，并由软件控制来产生串行时钟信号。

在实际系统中使用了P1.3。

另一根I/O线P1.2作为I2C总线的串行数据线，可在软件控制下在时钟的低电平期间读取或输出数据。

系统传输数据的过程如下：

先由单片机发出一个启始数据信号，接着送出要访问器件的7位地址数据，并等待被控器件的应答信号。

当收以应答信号后，根据访问要求进行相应的操作。

如果是读入数据，则数据线可一直设为输入方式，中间不需要改变SDA线的工作方式，每读入一个字节均应依次检测应答信号；

如果是输出数据，则首先将SDA设置为输出方式，当发送完一个字节后，需要改变SDA线为输入方式，此时读入被控器件的应答信号就完成了一个字节的传送。

当所有数据传输完毕后，应向SDA发出一个停止信号，以结束该次数据传输。

第4章MMA7455加速度传感器

4.1三轴加速度传感器

4.1.1简介

在加速度传感器中有一种是三轴加速度传感器，同样的它是基于加速度的基本原理去实现工作的，加速度是个空间矢量，一方面，要准确了解物体的运动状态，必须测得其三个坐标轴上的分量；

另一方面，在预先不知道物体运动方向的场合下，只有应用三轴加速度传感器来检测加速度信号。

由于三轴加速度传感器也是基于重力原理的，因此用三轴加速度传感器可以实现双轴正负90度或双轴0-360度的倾角，通过校正后期精度要高于双轴加速度传感器大于测量角度为60度的情况。

4.1.2特点

三轴加速度传感器具有体积小和重量轻特点，可以测量空间加速度，能够全面准确反映物体的运动性质，在航空航天、机器人、汽车和医学等领域得到广泛的应用。

4.1.3原理

目前的三轴加速度传感器大多采用压阻式、压电式和电容式工作原理，产生的加速度正比于电阻、电压和电容的变化，通过相应的放大和滤波电路进行采集。

这个和普通的加速度传感器是基于同样的一个原理，所以在一定的技术上三个单轴就可以变成一个三轴。

对于多数的传感器应用来看，两轴的加速度传感器已经能满足多数应用。

但是有些方面的应用还是集中在三轴加速度传感器中例如在数采设备，贵重资产监测，碰撞监测，测量建筑物振动,风机,风力涡轮机和其他敏感的大型结构振动。

4.1.4优点

三轴加速度传感器的好处就是在预先不知道物体运动方向的场合下，只有应用三维加速度传感器来检测加速度信号。

三维加速度传感器具有体积小和重量轻特点，可以测量空间加速度，能够全面准确反映物体的运动性质。

4.2MM