课程设计篮球比赛计时器.docx

课程设计篮球比赛计时器.docx

《课程设计篮球比赛计时器.docx》由会员分享，可在线阅读，更多相关《课程设计篮球比赛计时器.docx（38页珍藏版）》请在冰豆网上搜索。

课程设计篮球比赛计时器

成绩

课程设计说明书

题目：

篮球比赛计时器

专业：

*＊**＊＊＊＊＊＊****

年级：

*＊＊*＊＊

学生:

****＊

学号：

＊＊***＊＊＊******

指导教师：

＊*＊*＊

完成日期:

*＊＊＊＊**＊**＊＊＊*＊＊

篮球比赛计时器设计

摘要：

本设计是对脉冲数字电路的简单应用，设计了篮球竞赛24秒和12分钟倒计时器。

此计时器功能齐全，可以直接清零、启动、暂停和连续以及具有报警功能，同时应用了七段数码管来显示时间。

此计时器拥有了启动、暂停和继续的功能，可以方便地实现断点计时功能，当计时器递减到零时，会发出报警信号。

本设计完成的中途计时功能，实现了在许多的特定场合进行时间追踪的效果，在社会生活中也具有广泛的应用价值。

此外，设计出的篮球计时器能够在我国大部分条件下使用，对于我国篮球事业的发展具有重要意义。

关键词：

计数器，24秒倒计时，译码显示电路，控制电路，报警电路

Abstract：

Thisdesignispulsedigitalcircuit'ssimpleapplication，designthebasketballcompetitionand24secondsand12minutespourtimer,Thetimerfunctiontobecomplete，canbedirectlyreset,start，stopandcontinuousandanalarmfunction,atthesametime,theapplicationofthesesevendigitaltubetodisplaytime.Thetimerhavestart,stopandcontinuetofunction,canberealizedbreakpointtimingfunction,whenthetimerdeclinetothezerohour，willbeissuedawarningsignal，Thedesignofthetimetocompletethefunction，realizedinmanyoccasionsatrackontheeffect,insociallifealsohavewidelyapplicationvalue。

Keywords：

Counter,12and24secondsthecountdown，Decodeshowcircuit,Controlcircuit，Alarmcircuit

1前言

▪1.1设计背景

随着经济的迅速发展以及人民生活水平的不断提高，广大人民对精神文明的追求也不断提高。

特别是21世纪以来，篮球事业的迅猛发展，让很多人体会到了篮球运动的魅力。

为此，在充分理解篮球比赛规则的基础上，设计出简易的篮球比赛计时器，此篮球计时器简单，精度高,充分体现了篮球比赛的公平公正,适合国家篮球运动普及和青少年篮球运动的发展.对我们来说是，这个课题比较适合初学者设计。

1。

2设计概述

基于篮球计时器的一些优势如原理简单，设计的器件大多为较为常见的器件等。

篮球比赛计时器实际上是一种多功能倒计时装置，它包括12min、24s倒计时,按键启停功能和自动音响提示等.本次课题主要目的是培养我们自主动手设计能力和解决问题的能力，加强我们对数字信号、模拟信号的认识和运用,让我们对电子设计有一定的认识。

1.2。

1设计目标

设计一个包括12min，24s的多功能篮球比赛倒计时装置

基本功能：

①篮球比赛上下半场四节制,每节12min，要求能随时暂停，启动后继续计时，一节比赛结束后应可清零。

②按篮球比赛规则，进攻方有24s为倒计时。

要求进攻方得到发球权后，必须在24s内完成一次进攻，否则将球权判给对方，因此需要一个具有24s的倒计时功能。

③“分”、“秒"显示用LED数码管，应配用相应译码器。

用扭子开关控制计时器的启动／暂停。

1。

2。

2技术路线

要实现该设计,就应把整个电路分为几大模块。

分别是秒脉冲发生器模块,显示模块，分计时器模块，秒计时器模块，报警模块，节次计时器模块。

先通过对各个模块进行设计、调试之后再将其组合起来进行整机调试。

▪1。

2.3实施计划

首先就是要理清实现设计的框图，在总体框图的指导下,作出具体的电图,由要设计实现的功能，计算出各个电路元件的值,并逐一对各个元件进行选择。

最后用仿真软件对设计进行仿真操作，调试软件，并对照出的设计有误的地方进行必要的修正,确保设计的正确。

1.2。

4必备条件

要实现该电路的设计，首要的就是要制定出设计的实现框图，并在老师的指导和参照资料的条件下作出具体电路图,选定实现实现该设计的各种元器件.另外，还应由必要的软件帮助设计的完善和校验。

例如本次设计,我们就用到了protues这一软件来辅助我们的篮球比赛计时器的设计和调试。

2总体方案设计

对同一种目的的实现，可以用不同的方案，下面就着重介绍以下两种方案对同一目的的实现方法.并比较两种方案的优劣.

2.1方案比较

2.1。

1方案一

系统框图如图2。

1.1所示:

图2.1.1方案一的系统框图

工作原理简述：

接通电源后,场外裁判将计时器开关拨到”置数”状态，锁存器处于禁止状态，计时显示器显示12:

00和24数字。

主裁判抛球时，计时开始，若双方有暂停或犯规，裁判暂停计时,此时计数被锁存，暂停结束，计数继续.此外，24秒进攻时间到时,报警提示响起,转而进入下一个24秒进攻阶段,每小节时间结束时,报警同样响起,节数增加一。

2.1。

2方案二

系统框图如图2.1。

2所示：

图2。

1.2方案二的系统框图

工作原理简述：

接通电源后，场外裁判拨到单节”置数"状态,使的显示屏上显示12:

00和24的字样，当主裁抛球，比赛开始，同时计时开始，12分和24秒倒计时，如果在比赛当中有犯规或其他情况需要暂停，裁判按下“暂停”按钮，时间被锁存器锁存，等罚完球或者情况处理完后，按下按钮，24秒清零，计时继续。

如果在比赛当中出现进攻时间超过24秒。

此时警报响起，报警灯提示。

如果比赛时间少于24秒，则以比赛时间为准，忽略进攻时间.一旦12分钟计时结束,同样报警提示。

当下一节比赛开始,比赛节数就加一，直到四节比赛结束。

2.2方案论证

方案可行性分析：

对于方案一不可行，因为缺少几个重要的计时器的功能；报警声电路和提示音电路不能用一个电路实现,是因为报警声是连续的，因此需要一个单稳态电路和一个多谐震荡电路.而提示音是间断的,只需一个多谐震荡电路即可。

并且它们的工作状态不同，对其元件的参数设置也就不同。

至于置数功能，不能将24秒进攻时间结束后很好的置回到24秒。

对于方案二可行,是在方案一的基础之上进行修改和完善的。

实现报警电

路和提示音电路分开，以达到各自的工作状态；使计数器的功能更加独立完善，彼此不会产生干扰.另外，更加具有操作性。

2.3方案选择

比较方案一和方案二可以看出，方案二比方案一更加可靠,而且使用到的元器件也都是我们所常用到的一些元件比如：

555，CD4511、74LS192以及开关、电容、电阻、各种门电路等一些我们所学过,用过的基本器件；从操作行和可行性上说方案二思路清晰，成品的使用方便等优势；从自身的势力上来说，方案二略显复杂一些，但由于本次设计是第一次将数字电子电和模拟电子运用于实际的电路设计中，我们尚未完全的掌握这2门知识，对电路还不能达到最优化的设计，所以综合各个方面的因素，我选择了方案二作为本次课题的主要研究对象，本文也将注重介绍方案二的设计方法。

3单元模块设计

本节主要介绍系统各单元模块的具体功能、电路结构、工作原理、以及各个单元模块之间的联接关系；同时本节也会对相关电路中的参数计算、元器件选择、以及核心器件进行必要说明。

3。

1秒脉冲发生器的设计

该部分电路要完成一个功能，也是该设计的驱动部分：

由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源,protues仿真如下：

图3。

1555多谐振荡器

用555组成的脉冲产生电路：

R1=15*103Ω,R2=68＊103Ω，C=10μF，则555所产生的脉冲的为:

f=1.43/[（R1+2*R2）*103＊10*106=0。

947Hz。

3。

212分倒计时器的设计

该部分主要由555定时器、十进制同步加／减计数器74LS192减法计数电路、CD4511译码电路和4个7段数码管及相关电路组成。

运用2片可逆计数器74LS192来构成60进制的减计数器。

这个计数器的低位即个位，不需要搭接任何反馈电路而直接运用74LS192芯片的减计数功能:

时钟脉冲接到DN端,置数、清零端无效，即可以实现十进制的倒计时计数功能.而最低位的计数变化应当与时钟脉冲的变化同步。

所以，原则上应当将时钟脉冲直接引到这片192计数器的减计数时钟脉冲输入端DN。

该计数器的高位即十位,与低位的计数进制不相同.由于时间的分和秒都是60进制，所以这里的计数芯片74LS192必须要接成六进制的计数器。

这里，我选用反馈置数的方法来实现这个功能。

置数时,输出的数是与输入的数是一样的，所以我设置的数是5（二进制0101）,这样，当计数器从0变到9时,由于进行了异步置数，9就在瞬间变成了5，计数输出的结果就变为0→5→4→3→2→1→0，实现了六进制的功能.

12分钟倒计时分部分。

也是运用两片可逆计数器74LS192来构成减计数器。

在两片计数器的连接上,与秒部分一样。

也是把低位的借位信号作为高位的时钟脉冲进行连接.而低位计数器的时钟脉冲则是用秒部分高位计数器的借位输出信号来充当的。

运用以上两个计数器组合,就在低位计数器从0变到9或从0变到5的瞬间，在它的借位输出端出现一个电平的上升脉冲沿,从而使高位的计数器倒倒计一个数,实现倒计时功能，仿真如下：

图3-4

图3。

212分倒计时器

3.324秒倒计时器的设计

24秒计数器的倒计时功能。

用两片74LS192分别做个位（低位）和十位（高位）的倒计时计数器，由于本设计只需要从开始时的“24”倒计到“00”然后停止，所以可以直接运用十进制的74LS192进行减计数.因为预置的数不是“00”，所以我选用置数端PL来进行预置数。

低位的借位端TCD输出低电平用作高位的时钟脉冲，仿真如下:

图3.324秒倒计时器

图3-6

3。

4译码电路和显示器的设计

译码电路的功能是将“秒"、“分"计数器的输出代码进行翻译，变成相应的数字.用于驱动LED七段数码管的译码器常用的有CD4511.CD4511是BCD—7

段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阴极显示数码管。

若将“秒”、“分”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。

其特点是,具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流,可以直接驱动LED显示器.仿真如下:

图3.4译码器和显示器的设计

3.5节次电路的设计

将这四个D触发器依次命名为D1、D2、D3、D4。

四个D触发器级连,前一个输出送入下一个输入，用一个共同的时钟脉冲，形成同步动作.为了保证每次输出只有一位是高电平，用个或门把Q2、Q3进行或运算后，送入或非门与Q1进行运算后送回D1。

当电源刚接通、开关G没有接地，整个计时系统没有进行工作，Q1-Q4为低电平（0000状态）,D=1，四个LED都不亮。

合上G，接高电平，这样，当G接通时就有了一个电平的上升沿跳变,Q1=D1=1；1000状态，LED1亮，指示第一节比赛。

电路进入循环状态，倒计时电路重置一次，该电路状态转换一次，实现节次自动指示,仿真如下：

图3.5节次显示器

3.6报警和提示音电路

报警电路和提示音电路，都是由555构成单稳态触发器和多谐振荡器来实现的，共需6个电容,4个电阻,2片555芯片，和两个蜂鸣器。

555的6、7管脚连接构成单稳态触发器，555的2、6管脚连接构成多谐振荡起.当单稳态触发器的2管脚输入为低电平时,则其3管脚输入出为高电平,高电平持持续时间Tw=1.1RC。

当Tw结束，则3管脚又变为低电平.单稳态触发器的3管脚连接多谐振荡器的4管脚复位端，且是低电平有效,用来控制多谐振荡器的3

管脚输出是否为低电平.当单稳态触发器还处于Tw时间段时,则多谐振荡器4管脚无效，3管脚输出为高，蜂鸣器响动。

当单稳态触发器还处于Tw结束后，则多谐振荡器输出为低,多谐振荡器4管脚有效，3管脚输出为低,蜂鸣器停止响动。

仿真如下：

图3.6报警电路

3.7时序控制电路

时序控制电路时用来将各个模块联系起来的枢纽，本设计的时序控制电路用到了4个非门，两个2输入的与门,两个3输入的与门，1个异或门和一个单稳态电路.单稳态电路用到了1个电阻和两个电容，1个555芯片，如图3-7（d），其输出脉宽

通常R取值在几百欧至几兆欧之间，电容取值为几百皮法到几百微法,这种电路产生的脉冲宽度可从几个微秒到几分钟,本设计为了减小本身时序控制的延迟时间，选用C2=4.7Uf，C3=0.01Uf,R10=1K。

3.8特殊器件介绍

3.8.1计数器74LS192

Protues中计数器74LS192元件符号如图3.8.1.1。

192的清除端是异步的,当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能。

192的预置是异步的。

当置入控制端（PL）为低电平时，不管时钟CP

的状态如何，输出端（Q0~Q3）即可预置成与数据输入端（D0～D3）相一致的状态。

192的计数是同步的，靠UP、DN同时加在4个触发器上而实现。

在UP、DN作用下Q0～Q3同时变化，从而消除了异步计数器中出现的计数尖峰.当进行加计数或减计数时可分别利用UP或DN,此时另一个时钟应为高电平.当计数上溢出时,进位输出端（TCU）输出一个低电平脉冲,其宽度为UP低电平部分的低电平脉冲；当计数下溢出时，借位输出端（TCD）输出一个低电平脉冲，其宽度为DN低电平部分的低电平脉冲.当把TCD和TCU分别连接后一级的DN和UP，即可进行级联.

双列直插封装引出端符号如图:

TCDWN错位输出端（低电平有效）,TCUP进位输出端（低电平有效），CNTDWN减计数时钟输入端（上升沿有效），CNTUP加计数时钟输入端（上升沿有效），MR异步清除端，P0～P3并行数据输入端PL,异步并行置入控制端（低电平有效），Q0～Q3输出端极限值。

图3。

8。

1.174ls192元件符号图3.8。

1.274LS192引脚

3.8。

2BCD码7段译码器CD4511

如下图3。

8.2（b）所示，该图为BCD码七段译驱动器及数码显示器。

.A、B、C、D为BCD码输入端QA、QB、QC、QD、QE、QF、QG为译码输出端，输出“1”有效,用来驱动共阴极LED数码管。

当有输入信号输入时，对应的输出端输出高电平“1”，此时数码显示器相对应的端脚接受到信号,从而使对应的

灯管亮起，显示对应的数字。

LT为测试输入端,

="0”时，译码输出全为”1"。

为消隐输入端，

=”0”时，译码输出全为”0",即七段显示器处于消隐状态。

LE为锁定端，LE=“1"时译码器处于锁定状态，译码输出保持在LE=0时的数值,LE=0时正常译码。

图3.8.2（a）CD4511元件符号图3.8。

2.2CD4511引脚图

3。

8。

3555时钟芯片

如图3.8。

3（b），555电路由电阻分压器、电压比较器、基本RS触发器、放电管和输出缓冲器5个部分组成。

它的各个引脚功能如下:

1脚:

GND（或Vss）外接电源负端VSS或接地，一般情况下接地。

8脚:

VCC（或VDD）外接电源VCC，双极型时基电路VCC的范围是4。

5~16V,CMOS型时基电路VCC的范围为3～18V.一般用5V。

|3脚：

OUT（或Vo）输出端。

2脚：

TR低触发端。

6脚：

TH高触发端.4脚:

R是直接清零端。

当R端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。

5脚：

CO（或VC）为控制电压端。

若此端外接电压,则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0。

01μF电容接地，以防引入干扰。

7脚：

D放电端.该端与放电管集电极相连，用做定时器时电容的放电。

电阻分压器由三个5kΩ的等值电阻串联而成。

电阻分压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3Vcc,加在同相输入端，比较器C2的参考电压为1/3Vcc，加在反相输入端。

比较器由两个结构相同的集成运放C1、C2组成。

高电平触发信号加在C1的反相输入端，与

同相输入端的参考电压比较后，其结果作为基本RS触发器R端的输入信号;低电平触发信号加在C2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器S端的输入信号。

基本RS触发器的输出状态受比较器C1、C2的输出端控制.在1脚接地，5脚未外接电压，两个比较器C1、C2基准电压分别为2/3Vcc、1/3Vcc。

图3.8.3（a）555元件符号3.8。

3（b）555引脚图

3。

8。

4D触发器芯片

D触发器工作原理：

主从JK触发器是在CP脉冲高电平期间接收信号，如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器产生与逻辑功能表不符合的错误状态。

边沿触发器的电路结构可使触发器在CP脉冲有效触发沿到来前一瞬间接收信号，在有效触发沿到来后产生状态转换，这种电路结构的触发器大大提高了抗干扰能力和电路工作的可靠性。

下面以维持阻塞D触发器为例介绍边沿触发器的工作原理。

维持阻塞式边沿D触发器的逻辑图和逻辑符号如图3。

8。

4所示.该触发器由六个与非门组成，其中G1、G2构成基本RS触发器，G3、G4组成时钟控制电路，G5、G6组成数据输入电路。

和

分别是直接置0和直接置1端，有效电平为低电平.分析工作原理时，设

和

均为高电平,不影响电路的工作.电路工作过程如下.

3.8。

4（a）逻辑图3。

8。

4（b）逻辑符号

3.8。

4（c）元件符号

图3.8.4维持阻塞型D触发器

①CP=0时，与非门G3和G4封锁，其输出为1，触发器的状态不变.同时,由于

至G5和

至G6的反馈信号将这两个门G5、G6打开，因此可接收输入信号

，使

=

=

=

。

②当CP由0变1时，门G3和G4打开,它们的输出

和

的状态由G5和G6的输出状态决定。

=

=

，

=

=

.由基本RS触发器的逻辑功能可知，

=

。

③触发器翻转后，在CP=1时输入信号被封锁.G3和G4打开后，它们的输出

和

的状态是互补的，即必定有一个是0，若

为0，则经G4输出至G6输入的反馈线将G6封锁，即封锁了D通往基本RS触发器的路径;该反馈线起到了使触发器

维持在0状态和阻止触发器变为1状态的作用，故该反馈线称为置0维持线，置1

阻塞线。

G3为0时，将G4和G5封锁,D端通往基本RS触发器的路径也被封锁；G3输出端至G5反馈线起到使触发器维持在1状态的作用,称作置1维持线；G3输出端至G4输入的反馈线起到阻止触发器置0的作用，称为置0阻塞线.因此，该触发器称为维持阻塞触发器。

由上述分析可知，维持阻塞D触发器在CP脉冲的上升沿产生状态变化，触发器的次态取决于CP脉冲上升沿前D端的信号,而在上升沿后，输入D端的信号变化对触发器的输出状态没有影响。

如在CP脉冲的上升沿到来前

=0，则在CP脉冲的上升沿到来后，触发器置0;如在CP脉冲的上升沿到来前

=1，则在

CP脉冲的上升沿到来后触发器置1。

维持阻塞

触发器的逻辑功能表如表9—4所示。

表9-4

触发器的逻辑功能表

功能

0

0

复位

1

1

置位

依据逻辑功能表可得

触发器的状态方程为

3.9各单元模块的联接

见附录1

4软件简介

Proteus软件是英国Labcenterelectronics公司出版的EDA工具软件.它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外围器件。

它是目前最好的仿真单片机及外围器件的工具。

虽然目前国内推广刚起步，但已受到单片机爱好者、从事单片机教学的教师、致力于单片机开发应用的科技工作者的青睐。

具有4大功能模块：

（a）、智能原理图设计（ISIS）丰富的器件库超过27000种元器件，可方便地创建新元件；智能的器件搜索：

通过模糊搜索可以快速定位所需要的器件；智能化的连线功能:

自动连线功能使连接导线简单快捷，大大缩短绘图时间；支持总线结构：

使用总线器件和总线布线使电路设计简明清晰；可输出高质量图纸。

（b）、ProSPICE混合仿真：

基于工业标准SPICE3F5,实现数字/模拟电路的混合仿真；超过27000个仿真器件:

可以通过内部原型或使用厂家的SPICE文件自行设计仿真器件，Labcenter也在不断地发布新的仿真器件，还可导入第三方发布的仿真器件。

（c）、独特的单片机协同仿真功能支持主流的CPU类型：

如ARM7、8051/52、AVR、PIC10/12、PIC16、PIC18、PIC24、dsPIC33、HC11、等。

（d）、实用的PCB设计平台先进的自动布局/布线功能；支持器件的自动/人工布局；支持无网格自动布线或人工布线；支持引脚交换/门交换功能使PCB设计更为合理；完整的PCB设计功能；可以输出多种格式文件。

5系统调试

5.1仿真电路总图

见附录2所示.

5。

2系统仿真参数设置

表5.1元件参数表

在系统调试之前,我们需要对系统进行参数设置，如表5.1所示

5。

3功能调试

通过几天的的理论设计，为了验证对理论应用的正确性,选用Protues进行仿真,验证所设计的电路能否实现清零，启动，暂停，继续，报警，节数显示等功能，以及24秒和24秒的倒计时功能。

5。

3。

1秒脉冲发生器

5.3.1。

1调试目的

测试秒发生器是否能够产生频率接近1HZ的脉冲。

5.3。

1。

2调试电路，如图5。

3.1（a）

图5。

3。

1（a）逻辑图555多谐振荡器

5。

3。

1.3调试结果,如图5。

3.1（b）

图5。

3.1（b）波形（黄色部分）

5.3。

224秒倒计时

5。

3。

2。

1调试目的

调试24秒倒计时器能否常倒计时。

5.3。

2.2调试电路，如图5。

3.2

图5。

3.224秒倒计时测试电路

5.3。

2。

3调试结果

能够完整的从24秒倒数到00。

5.3.312分倒计时器

5。

3。

3.1测试目的

检测12分倒计时器能否正常工作。

5.3.3.2测试电路如图5.。

3。

3

图5。

3。

312分倒计时器测试电路

5.3。

3。

3测试结果

通过测试电路显示的结果可以判断出该电路工作正常

5.3.4节数计数单元

5.3.4.1测试目的

检测比赛节次电路能否正常计数显示.

5.3。

4.2测试电路如图5.3.4

图5。

3.4节次计数电路

.

5。

3.4。

3测试结果

从左到右