电子电工综合实验2多功能数字计时器Word格式文档下载.docx
《电子电工综合实验2多功能数字计时器Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《电子电工综合实验2多功能数字计时器Word格式文档下载.docx（15页珍藏版）》请在冰豆网上搜索。
5）设计报时电路：
使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；
即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）；
6）系统级联。
将以上电路进行级联完成计时器的所有功能。
7）可以增加数字计时器附加功能：
例如数字计时器定时功能、电路起停功能、电路采用动态显示等。
四.设计原理
1.整体电路设计原理
数字计时器通过32678Hz石英晶体振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。
秒计数器记满60后向分计数器进位。
计数器的输出经译码器送显示器。
记时出现误差时可以用校时电路进行校分，校秒。
扩展电路为一启停电路，利用74LS161的计数和置数实现电路的起停功能。
整体原理框图如下：
2.分部电路设计原理
1）秒脉冲发生电路
秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。
为提供较为精确的秒脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。
经分频器CD4060分频，可从Q14端得到最低为2HZ的信号，再经由一D触发器构成的二分频电路，即可从Q端得到1HZ的秒脉冲信号。
其原理图如下：
*注：
图中4060的引脚与实验所用芯片的引脚图不一样，图中的Q13相当于实验中的Q14。
2）记时电路
记时电路由分计数器、秒十位计数器、秒个位计数器构成，为本次实验的核心电路，分计数器和秒个位计数器直接用CD4518BCD码计数器实现十进制计数功能；
秒十位计数器为六进制计数器，通过74LS161实现从0000～0101的模六计数。
1HZ信号接入秒个位计数器的CLK端，秒个位单元的输出Q3通过一个非门接入74LS161的CLK端，作为秒十位的时钟信号。
秒十位记数时，用反馈置数法，2QA和2QC通过一与非门接入置数端，同时数据输入端均接地，实现模六（0000～0101）功能。
同时将2QC作为驱动信号送入分计数器的EN端，CLK端接地，即可实现整体的计时功能，原理图如下：
3）译码显示电路
译码显示电路采用CD4511显示译码器和七段共阴数码管实现，电路从0分00秒计到9分59秒。
连接时，
，
分别接高电平，LE端接低电平，此时器件处于译码状态。
同时，CD4518计数器输出QA，QB，QC，QD与译码器CD4511的输入A，B，C，D对接，译码器的输出a，b，c，d，e，f，g分别与数码管的相应端对接，数码管阴极串接一个300Ω的限流电阻。
原理图如下：
4）清零电路
清零电路实现开机清零和控制清零功能，其中秒个位和分位的清零端即CC4518的MR端（高电平有效），接在第一个非门之后，秒十位74LS161的清零端MR（低电平有效），接在第二个非门之后。
刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的管脚7和15，实现秒个位和分位的清零。
在经过第二个非门输出低电平，接到74LS161的管脚1，实现秒十位的清零。
开机后，开关打开为正常工作状态，按下开关后，电容被短路，实现异步控制清零功能。
5）校分电路
当校分电路开关打开时，即开关位于上端时，RS锁存器输出为0，秒十进位端2QC被送至分位EN端，计数器正常计数；
当开关合上时，开关位于下端，RS锁存器输出为1，2HZ信号（由4060分频器得到）被送至分位EN端，秒个位和秒十位正常计数，分位进行快速校分。
同时，由于校分电路的信号直接送到分计数器的时钟端，开关的颤动产生的脉冲会导致分计数器的触发，从而影响校分功能，所以添加一个RS锁存器构成消颤开关。
6）报时电路
因为需要在9分53秒、9分55秒、9分57秒各报出一个低音，在9分59秒报出一个高音。
所以，首先将各时刻各位对应的二进制码作如下图的比较：
时间（DEC）
分位（BIN）
秒十位（BIN）
秒个位（BIN）
9:
53
1001
0101
0011
55
57
0111
59
先控制分位和秒十位分别为9和5，即1001和0101。
由表可知，控制端S0=3QA&
3QD&
2QA&
2QD。
当秒位为3、5、7，即为0011、0101、0111时，输出为1KHZ的低音，可知控制端S1=S0&
1QA&
CLK（1KHZ）&
（1QBor1QC）。
1KHZ由4060的Q4端得到。
当秒位为9，即为1001时，输出为2KHZ的高音，可知控制端S2=S0&
CLK（2KHZ）&
1QD。
2KHZ由4060的Q3端得到。
将S1和S2得到的信号取或，就可以得到最终的报时信号。
信号经由蜂鸣器驱动电路，可在9分53秒、9分55秒、9分57按要求报时。
7）附加电路（起停电路）
自动起停就是在某一个设定时刻自动停止，在设定好的一定时间后，记时又自动重新开始，在此过程中无须人工干预。
此次自动起停功能具体设计为：
在6分39秒自动停止5秒后重新开始计数。
6分39秒即为011000111001，分析可知，三个与门输入分别为：
分位S0=3QB&
3QC，秒十位S1=2QB&
2QA,秒个位S2=1QD&
1QA。
由74LS161的功能表可知，在未到达设定的停止时间时，～LOAD端一直是“0”信号输入，使得在置数输入端预置的D3D2D1D0=0111置数至Q3Q2Q1Q0端，由Q2端与1Hz求与后输入秒个位的CP端，正常计数。
直至6分39秒，“1”信号输入～LOAD端，74LS161在1Hz的脉冲信号下，进行0111，1000，1001，1010，1011计数，Q2端输出“0”信号，1Hz的信号和Q2相与后为“0”，无法进入秒个位的信号端，经过5秒后，Q3端重新输出为“1”。
74LS161再次进行置数，电路回到正常记时状态，由此完成自动起停功能。
8）基本电路原理图
9）带附加电路的原理总图
10）波形图
电路在9分59秒附近的波形图如下：
五．实验中遇到的问题及解决方法
这次实验是我第一次接触到中规模集成电路的设计与搭建，与以往的小规模电路不同，这次实验的设计和实际接线难度都比平时要大。
在实验途中也遇到了许许多多的问题。
1.在设计电路进行模拟仿真时，由于Multisim缺少必要的相关元器件，无法得到仿真结果，只能中途放弃，改用Proteus，中间花费了很多的时间和精力。
2.在实际电路搭建时，电路连线错综复杂，稍不留神就会出现差错，从而使电路无法正常工作，比如在计时电路的连接过程中，由于视线受到大量排线的阻挡，插错了一个非门的管脚，从而影响了整个电路的运行，花费了很多时间才排查出来，使问题得以解决。
3.本次实验从电路的设计、仿真、连线、错误检查，调试，从开始到结束，均由我一人完成，工作量巨大，也使得电路的出错次数相对他人多了不少，但也因此学到了更多。
六.实验总结
这一次的实验，加深了我对数字电路基本知识的理解，还培养了我严谨的科学研究素养和坚韧的品质，电路的每一次出错，都是对我调试能力和耐心的考验。
3天多的时间，我几乎走下了实验的整个流程，从电路的仿真模拟到实际电路的搭建和调试，以及问题的发现和解决，基本都是由我一人在操作，实验中多次的接线错误多次令我感到绝望，但最终我还是坚持了下来，用耐心和毅力完成了所有电路的搭建和功能实现，那一刻，我才感觉到，之前的一切付出都是值得的，都是有意义的。
实验中，几乎是每一步都会产生问题，大部分都在我的排查下解决了，但是也有一些问题无法解决，幸好老师及时帮我指出了问题所在，使得我的实验能够继续进行。
总之，本次实验对于我的自学解决问题的能力和理论结合实践能力都是一次绝佳的锻炼，在实验过程中我学会了系统分析和部分分析，也变的更加仔细，更加认真，受益匪浅。
最后，在此我要衷心的感谢老师在实验过程中给予指导和建议。
本次实验是我获益良多。
七．附件
1.元器件清单
名称
型号
数量
二入与非门
74LS00
2个
D触发器
74LS74
1个
四入与门
74LS21
或门
74LS32
四位二进制计数器
74LS161
BCD码计数器
CD4518
分频器
CD4060
译码器（驱动共阴）
CD4511
3个
非门
74LS04
电容
10pF
20pF
电阻
1K1/8w
15个
300Ω
10K1/8w
22M1/8w
晶振
32768Hz
蜂鸣器
数码管
共阴极（5V）
直流稳压电源
1台
剥线钳
尖嘴钳
万用表
导线
若干
2.芯片引脚图和功能表
引脚图：
功能表：
CC4511逻辑功能表
输入
输出
D
C
B
A
g
f
e
d
c
a
字符
测灯
０
×
１
８
灭零
消隐
锁存
显示LE＝０→１时数据
译码
２
３
４
５
６
７
９
CC4518逻辑功能表
Cr
CP
EN
清零
1
计数
↑
BCD码加法记数
保持
↓
74LS74逻辑功能表
输出
Ｄ
置“１”
送“０”
送“１”
不允许
不确定
74LS161逻辑功能表
送数
b
0-1
记数
二进制加法记数
不变
3.参考文献
[1]《数字逻辑电路与系统设计》蒋立平电子工业出版社2009年
[2]《电工仪表与电路实验技术》马鑫金机械工业出版社2007年
[3]《电子线路实践教程》姜萍王建新主编科学出版社
升级会员 