数字电子技术基础复习题Word下载.docx
《数字电子技术基础复习题Word下载.docx》由会员分享，可在线阅读，更多相关《数字电子技术基础复习题Word下载.docx（22页珍藏版）》请在冰豆网上搜索。
（）
10•时序电路不含有记忆功能的器件。
三、分析设计题
1.用公式法化简式子YDEB'
CBD'
CD'
A（BC'
）A'
BCD'
AB'
DE
2.利用3线-8线译码器74HC138和门电路产生如下函数。
Y,ACB'
C
Y2AB'
CAB'
C'
BC
3.若主从SR触发器的CLK、S、R的电压波形如图中所示，试画出输出信号的波形,假定触发器的初始状态为Q=0。
CLK
:
S
R
5.分析右下图所示计数器电路，说明这是多少进制的计数器；
两片之间是多少进制；
利用此方法实现75进制的计数器，画出对应的电路图（，芯片已给出），其中计数器74160
、分析与设计
6、如图1,组合逻辑电路
（1）写出Y1、Y2的逻辑表达式
（2）列出真值表（3）分析逻辑功能
7.用与非门设计一个3变量的多数表决电路，当输入变量AB、C有2个或2个以上为1时输出为1，输入为其它状态时输出为0。
要求：
（1）、列出真值表；
（2）、写出输出逻辑函数式；
（3）用74LS138和与非门实现画出电路图；
（4）用74LS153实现。
画出
电路图：
74LS138和74LS153符号图如图2
Yi'
让
A：
74LS15S
Ao_
SiDioDuDi?
DisSzDzoD?
iDe:
D?
sYLIII?
IIII
&
图4所示是用维持阻塞结构D触发器组成的脉冲分频电路。
试画出在6个CLK脉冲（自己画脉冲）作用下输出端Y对应的电压波形。
设触发器的初始状态Q=0（8分）
9、74LS161为四位同步二进制计数器，其功能如下
表1所示
（15分）
表1
CP
RD
LD
EP
工作
ET
状态
X
XX
置0
1
预置数
保持
保持（但
C=0）
计数
（1）分析下图5所示电路，说明它是多少几进制计数器？
简述理由
图5
（2）如要改为100进制计数器，如何改动电路，画出电路图。
10.如图10，组合逻辑电路：
（1）写出Y1、Y2的逻辑表达式
（2）列出真值表
（3）分析逻辑功能
图11图2
11、分析如图11所示电路的逻辑功能，分别1）写出电路的驱动方程，2）状态方程和输
出方程，3）写出电路状态转换表，4）说明电路功能
3、74LS161为四位同步二进制计数器，其功能如下表1所示
;
p
匚
工作状态
11
保持（但C=0）
Ji
（3）分析下图12所示电路，说明A=1和A=0时，它是分别几进制计数器？
（4）如要改为A=1时构成5进制，A=0时构成9进制计数器，如何改动电路，画出
电路图
4.（10分）如图13.用八选一数据选择器74LS151S实现逻辑函数
Y=AC'
D+A'
B'
CD+BC'
LnTL
HTL
rLTLTL
L.
▲
5.
如图14•画出Q端的波形图。
设初始状态Q为0
图14
1.（36）10=（_）2=（）16
2数字电路分成两大类，一类是，另一类是
3当逻辑函数有n个变量时，共有个变量取值组合。
4（1A）16=（）8421BCD
5.逻辑函数式F（A,B,C,D）=m（0,1,2,5,8,9,10,12,14），它的最简与或式等于
6.N个触发器组成的计数器最多可以组成进制的计数器。
7A+A=
8..A+1=
二选择题
1、测得某门电路输入A、B和输出丫的波形如下图所示，则丫的表达式是（）<
AB
A、
BY
CY
DY
2、2kX8位的RAM需要的地址线数（）。
A、10条B、11条C、12条D、13条
3、随机存储器具有（）
A、只有写功能B、只有读功能
4、如图所示电路的功能/名称是（
A、施密特触发器B、单稳态触发器C、触发器D、多谐振荡器
5、一个4位二进制加法计数器，由0000状态开始，经过100个输入脉冲后，此计
、与图1所示波形相对应的真值表是
1写出如图2所示电路Y的逻辑表达式
2..已知逻辑函数Y的波形如图3所示，试求Y的真值表和逻辑函数式。
3•分析图4时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的
已知74LS138图形符号如图5所示。
5、分析图6给出的电路，说明这是多少进制的计数器，请说明理由。
74160的功能表
见表1。
图6
表174160功能表
RD'
LD'
2
民
11]
II
r
■i■*
1!
]
第10页共20页
打—
11-1L-
i
n
L
1-1—
一填空题
1、与（10000111）8421BC等值的二进制数是。
2、下图所示电路中，若输入时钟脉冲CP的频率为40kHz，贝U输出Z的频率
为。
3、函数FABCD的反函数F，对偶式F'
=
41+A=
5、RAM存储器由、存储矩阵和组成
6、（1A）16=（）10
7对100个信号采用二进制编码至少需要―位
8JK触发器具有四种功能
二单选题
1、下列电路中，不属于时序逻辑电路的是（）。
A、移位寄存器B、环形计数器C、一位全加器D十进制计数器
2、用555定时器构成的施密特触发器，电源电压为VCc，若电压控制端外接固定电
压为VC。
，则其正向阈值电压与负向阈值电压为（）。
1221
A、Vt+=1VCc，VT-=2VCcB、VT+=2VCc，VT-=1VCc
3333
C、VT+=VCc，Vt-=VCcD、VT+=VCo,Vt-=—Vco
32
3、测得某门电路输入A、B和输出丫的波形如下图所示，则丫的表达式是（）
4、2kX8位的RAM需要的地址线数（
A、10条B、11条C、12条
D、13条
5、随机存储器具有（
）°
A、只有写功能
B
C、无读写功能
D
6、如图所示电路的功能
/名称是
、只有读功能
、既有读功能，又有写功能
）
A、施密特触发器B、单稳
7、一个4位二进制加法计数器：
数器的状态为（）
A0100B
由00
drf"
'
'
01
10
、0011
_C——、
亡态开始，
0001
图1
触发器亠D、多谐振荡
100个输入01
5on*「
0
此计
in
Lx
口,
8、与图1所示波形相对应的真值表是（）
9、一个4位二进制加法计数器，由0001状态开始，经过40个输入脉冲后，此计数
器的状态为（）。
A、0111B、0101C、1000D、100
10、欲设计一个100进制的计数器，所需触发器的个数最少是：
（）。
A、8E、16C、7
D、100
三分析设计题
1、试用8选1数据选择器设计一个三人表决电路。
当表决某提案时，多数人同意，提案通过；
否则，提案被否决。
CR
LD
CTtctp
I
X0
保持（但C=C）
J
CTT
CTPCT74LS161CO>
CRLDD0DD2D3
2、CT74LS161为四位同步二进制加法计数器，其功能如下表所示，要求：
用CT74LS161实现10进制计数器（初始值为0000）,要求画出接线图。
（CT74LS161逻辑符号如图所示）。
（方法不限）
CRLD
3时序电路如下图所示（设初始状态Q1nQ0n=00）。
（1）写出电路的驱动方程和状态方程；
径径
4、下列Y函数要求：
（1）用八选一选择器实现函数丫_
（2）列出真值表;
（3）用卡诺图化简为最简与或式心匚.
第14页共20页
复习题二
、填空题
）8421BCD
2、十进制加法计数器现时的内容为QQQQ=0110,经过133个时钟脉冲作用后，其
要位二进制数.
4补码是（101101）补对应的十进制数是（
、分析与设计题
1、设计3变量的多数表决电路，当输入变量A、B、C有2个或2个以上为1时输出输入为其它状态时输出为0。
（1）、列出真值表；
（2）、写出输出逻辑函数表达式；
（3）用3-8译码器或者74LS153实现该逻辑电路：
（芯片74LS13874LS153如下图2所示）
五E厉西Pi
"
FIy?
Ti
Y:
—
A】
74LS138
Ao
AiAu
S1DidDllD12DisSz
DzoD21Dz:
Dza
2.、图3所示是用维持阻塞结构D触发器组成的脉冲分频电路。
试画出在6个CP脉冲（自
己画脉冲）作用下输出端Q1.Q2.及丫对应的电压波形。
设触发器的初始状态Q=0
D1
>
FF1
Q1|
r
FF2
图3
3.、74LS161为四位同步二进制计数器，其功能如下表1所示
Rd
工作状态
JI
（1）试根据上表详细说明74LS161的功能
（2）分析下图4所示电路，说明它是多少几进制计数器？
简述理由）
（3）
如要改为二十五进制计数器，如何改动电路，画出电路图
CP—人
图4
4•图5所示，用555定时器构成的电路:
（1）•简述电路工作原理
（2）试求：
计算输出正脉冲的宽度、振荡周期和频率和占空比
（3）画出vc和vo的波形。
（设二极管VD正向导通时电阻为零，反向截止时电阻为无穷大）
5.、.分析如图5所示电路的功能，写出驱动方程；
状态方程，输出方程；
写出状态表；
画出状态转换图；
说明电路的逻辑功能，并判断能否自启动？
Qi
图
5
6、.A,B,C,D是一个8421BCD码的四位，若此码表示的数字X符合X小于3或X大于6时,则输出为1,否则为0,试用“与非门”实现其逻辑功能。
三选择题
1、下列电路中，不是时序电路的是（
的计数器
D、8V，4V，4V
10、由555定时器构成的施密特触发器，当VCC=12V且外接控制电压
的值分别为（）。
A、12V，8V，4VB、6V，3V，3VC、6V，4V，2V
11、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（）V。
A、1.28B、1.54C、1.45D、1.56
12、在四变量卡诺图中，逻辑上不相邻的一组最小项为：
（
A、m1与m3B、m4与m6C、m5与m13D
13、L=AB+C的对偶式为：
、ABC；
A、A+BC;
B、（A+B）C;
C、A+B+C;
14、在任何情况下，或非运算的结果是逻辑0的门电路是（
A全部输入为0;
B.全部输入为1;
C任一输入为0,其他输入为1;
D.任一输入
为1
15逻辑函数.F=AB+BC+CA中最小项的个数有（）
A3B.4C.5D6
16.—个16选1的数据选择器，其地址端有（
A1B.2C.4D.16
17.JK触发器，设原状态Q=0，要求时钟脉冲作用后，次态
AJ=1,K=1B.J=1K=0C.J=1K=XD.J=0
18.五个D触发器构成的环形计数器，其计数为长度（）
A5B.10C.25D.32
19.八个D触发器构成的扭环形计数器，其计数长度为（
A.8B.16C.64D.256
20一位8421BCD码计数器至少需要
A.3
21.
Q=1,则JK为（
K=1
）个触发器
A.
22.
B.4C.5
仅当全部输入均为
与B.或
23若AB=1，则必定AC=（
1）02）.13）.
24若A+B=0，则必定AC=（
D.10
0时，输出才为0,否则输出为1,
C.非D异或
1时，输出才为1,否则输出为0,
C.非
D异或
这种逻辑关系（
）逻辑
4）.C
F列三变量函数的最小项中，仅有（
D.M7
25、当三变量ABC取值为101时，
A.m1Bm3C.m5
26、可以用来实现串/并转换和并/串转换的器件是（
A、计数器B、移位寄存器C、存储器
27、欲设计一个160进制的计数器，所需触发器的个数最少是:
A、8
2&
）。
D、全加器
=1
E、16
C、7
石英晶体多谐振荡器的突出优点是
A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭
29、
为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频
率fImax的关系应为（）
Afs》fImaxBfsWfImaxCfs》2fImaxDfsW2fImax
30.将正弦波转换为同频率的矩形波应采用（）.
A多谐振荡器B.单稳态触发器C.施密特触发器D.计数器
升级会员 