计算机组成原理第4章 存储系统Word下载.docx

计算机组成原理第4章 存储系统Word下载.docx

《计算机组成原理第4章 存储系统Word下载.docx》由会员分享，可在线阅读，更多相关《计算机组成原理第4章 存储系统Word下载.docx（40页珍藏版）》请在冰豆网上搜索。

主存中的固化区采用ROM芯片，包括PROM、EPROM、EEPROM、等。

4.2.1MOS存储器的存储元电路

1．六管静态MOS存储元（SRAM）

（1）存储元的读写原理

存储元是存储器中的最小存储单位。

它的基本作用是存储一位二进制信息。

作为存储元

的材料或电路，须具备以下基本功能：

①具有两种稳定状态；

②两种稳定状态经外部信号控制可以相互转换；

经控制，能读出其中的信息；

④无外部原因，其中的信息能长期保存。

静态MOS存储元V1、V2、V3、V4组成的双稳态触发器能够长期保持信息的状态不变，原因是电源通过V3、V4不断供给V1或V2电流。

它的特点是当供电电源切断时，原存的信息也消失。

六管静态存储元的结构图如图4-3所示。

图中T1、T2为工作管；

T3、T4为负载管；

T7、T8为控制管。

两个稳态：

T1截止，T2导通为“1”态；

T2截止，Tl导通为“0”态。

工作原理：

①保持状态（X、Y译码线为低电平，即T5、T6、T7、T8均截止）

保持“1”态：

A高T2导通B低T1截止

保持“0”态：

A低T2截至B高T1导通

②写入状态（X、Y译码线为低电平，即T5、T6、T7、T8均导通）

写“1”：

I/O线加高电平－A高－T2导通；

线为低电平－B低－Tl截止。

写“0”：

I/O线加低电平－A低－T2截止；

线为高电平－B高－T1导通。

读出状态（X、Y译码线为低电平，即T5、T6、T7、T8均导通）

读“1”（Tl截止、T2导通）：

Vcc从T3到T5、T7使D线有电流；

读“0”（T2截止、T1导通）：

Vcc从T4到T6、T8使

线有电流，D线无电流。

所以，通过判断D线有无电流即可判断读出的是“1”信息还是“0”信息。

（2）静态MOS存储器

静态MOS存储器的结构如图4-4所示。

存储体用来存储信息，它由静态MOS存储元组成，采用二维矩阵的连接方式，假定X方向有m根选择线，Y方向有n根选择线，则存储矩阵为m×

n。

在每个X、Y选择线的交叉点有一个存储元。

图4-4中，一个存储矩阵64×

64=4096×

1位，是指4096个字的同一位。

若用4个同样的存储矩阵，则可组成字长为4位、容量为4096个字的存储体。

由于一块集成芯片的容量有限，要组成一个大容量的存储器，往往需要将多块芯片连接起来使用，这就存在某个地址要用到某些芯片，而其他芯片暂时不用的问题，这就是所谓片选。

只有片选信号（

）有效时，该芯片才被选中，此片所连的地址线才有效，才能对它进行读或写操作。

（3）静态MOS存储器芯片

RAM存储器芯片有很多种型号，其地址线的引脚数与存储芯片的单元数有关，数据线的引脚数与存储芯片的字长有关。

另外，每一芯片必须有一片选信号

，对于RAM存储器芯片还必须有一读/写信号

，加上电源线、地线组成芯片的所有引脚。

存储器芯片的地址范围是其地址线从全“0”到全“1”进行编码。

2．四管动态MOS存储元（DRAM）

（1）存储元的读写原理

1四管动态存储元的结构图和工作原理

图4-4四管动态MOS存储元电路结构图

图中，T1，T2为工作管，T5，T6，T7，T8为控制管。

由于MOS管的栅极电阻很大，故泻漏电流很小，在一定时间内这些电荷可以维持住，故动态存储元是利用栅极电容来存储信息的。

两个稳态：

CI有电荷，C2无电荷为“0”态；

C2有电荷，C1无电荷为“1”态。

保持状态（X、Y译码线为低电平，即T5、T6、T7、T8均截止）

保持“0”态：

－CI有电荷－T1导通－A低－

－B高－T2截止－C2无电荷－

－C1无电荷－T1截止－A高

－B低－T2导通－C2有电荷

写入状态（X、Y译码线为低电乎，即T5、T6、T7、T8均导通）

写“1”：

I/O线加高电平－A高－C2充电－T2导通：

线为低电平－B低－C1放电－T1截止。

写“0”：

I/O线加低电平－A低－C2放电－T2截止；

线为高电平－B高－Cl充电－T1导通。

读出状态（X、Y译码线为低电平，即T5、T6、T7、T8均导通，同时预充信号为高，T9、T10导通）

读“1”（C2有电荷，C1无电荷）：

预充信号通过T9到T5，T2对C2补充电荷－T2导通－B低－C1无电荷－T1截止－A高－D线为高；

读“0”（C1有电荷，C2无电荷）：

预充信号通过T10到T6，T1对C1补充电荷－TI导通－A低－D线为低。

所以，通过判断D线的高低即可判断读出的是“1”信息还是“0”信息；

同时还刷新了所读的存储元。

刷新操作（X译码线为低电平，即T5、T6导通，同时预充信号为高，T9、T10导通）

若C2有电荷，C1无电荷：

预充信号通过T9到T5，T2对C2补充电荷；

若C1有电荷，C2无电荷：

预充信号通过T10到T6，Tl对C1补充电荷。

由于刷新时不加Y译码信号，所以刷新时不读出，即读出时可以刷新，但刷新时不读出。

3．单管动态存储元的结构图和工作原理

为了进一步缩小存储器的体积，提高它们的集成度，动态存储元由四管单元简化到三管单元，最后简化到单管单元。

单管动态存储元电路如图4－5所示，它由一个管子和一个电容C构成。

图4-5单管动态MOS存储元电路结构图

写入：

字选择线为“1”，T1管导通，写入信息由位线（数据线）存入电容C中。

读出：

字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。

4.2.2双极型存储嚣的存储元电路

双极型存储器的主要特点是访问速度快，功耗较大，集成度受到限制，因此一般双极型存储器容量较小，系统中常用作高速缓冲存储器（cache）。

双极型存储元根据不同的电路结构有TTL存储元和ECL存储元之分。

1．TTL存储元

TTL存储元电路结构如图4-6所示。

从图4－6中可以看出，由2个双发射极晶体管（T1和T2）构成双稳态触发器，用来存储一位二进制信息。

字选择线Z与整个一行上的存储元相连。

位线D和D’与整个一列上的存储元相连。

平时Z线上接低电平（0～0.3V），D’线上固定接参考电平（1.2V），D线上保持1.2V，电源Vcc（3.5V）给导电管提供保持电流为1.45mA左右，保持某个稳定状态不变。

假定T1管截止，T2管导通，存储的是“1”信息，反之，T1管导通，T2管截止，存储的是“0”信息。

读出时，字线Z上加2.5V正脉冲，迫使发射结e1’和e2’截止，读“1”时，由于T1管处于截止状态，D线上无电流输出表示读出的是“1”；

读“0”时，由于T1管处于导通状态，e1’发射结上的保持电流拨向e1发射结通过D线输出，表示读出的是“0”。

写入时，字线Z上加2.5V正脉冲，迫使发射结迫使发射结e1’和e2’截止，写“1”时；

D线上电平由1.2V提高到2.5V，迫使发射结e1截止，于是T1管全截止，T2管导通，完成写“1”功能；

写“0”，D线上电子由1.2V下降为0.2V，由于e1发射结导通导致Tl管导通，T2管截止，完成写“0”功能。

读写操作过程中的工作波形如图4-7所示。

2ECL存储单元

采用射极耦合的双极型ECL存储元电流如图4－8所示。

从图4-8中可以看出，由射极耦合的两个双极型晶体管Tl和T2构成一个双稳态触发器，用来存放一位二进制信息。

T3管是门控管。

平时，Z线上处于“0”电平，T3管截止，W线上也处于“0”电平，如果是T1管导通，T2管截止，A点保持为负电压。

由+E通过R2提供保持电流，如果是T2管导通，T1管截止，A点保持为正电压，由－E通过R1提供保持电流。

假定Tl管截止，T2管导通，表示存储的是“1”信息；

反之，Tl管导通，T2管截止，表示存储的是“0”信息。

读出肘，Z线上加低幅正脉冲V1，迫使T3管导通，若原存信息为“1”，A点的正电压经T3管从W线输出，完成读“1”功能；

若原存信息为“0”，A点为负电压，W线上无输出，完成读“0”功能。

写入时，Z线上加高幅正脉冲V2，迫使T3管导通，若在W线上加正脉冲，经T3管迫使T2管导通，T1管截止，完成写“1”功能；

若在W线上加负脉冲，经T3管迫使T2管截止，T1管导通，完成写“0”功能。

ECL存储元读写操作过程中的工作波形如图4－9所示。

4.2.3半导体读写存储器的基本结构

半导体读写存储器（RAM）的主体是由许许多多的存储元集合而成，根据存储器的字长，若干个存储元构成一个存储字，若干个存储字构成整个存储器，为了能访问到存储器中的任何一个存储字完成读/写功能，存储器中还应包含地址寄存器、地址译码器和读/写控制部件以及数据寄存器等部件。

一般根据地址译码方式可有两种基本结构――双译码和单译码结构。

1.采用双译码方式的RAM结构

容量为4K×

l6位的采用双译码方式的RAM结构框图如图4－10所示。

从图4－10中可看出，由于该存储器的容量为4K×

l6（位），应有12条地址线，16条数据线和2条控制线（读/写控制信号R/W和选片信号

），地址码采用双译码方式，所以应设有行地址寄存器用来锁存6位地址码（A5～A0），经译码后产生64条行地址选择线（X0～X63），列地址寄存器用来锁存6位地址码（A11～A6），经译码后产生64条列地址选择线（Y0～Y63），16位数据寄存器用来存放从存储器中读出的某个存储字的16位信息或要求写入某存储字的16位信息。

双译码方式的连接图如图4—11所示。

从图4－11中可看出，对应任何一个地址码只有一条X选择线和一条Y选择线有效，其交点上的一个存储元被选。

由于整个存储器由4K×

l6个存储元构成，它们被集合成16个64×

64的方型矩阵，X、Y选择线将16个矩阵复连起来，如图4—12所示。

若X0＝1，Y0＝16时，分别位于16个矩阵上的“0”号存储元被选，在读写电路的控制下可以从中读出或写入16位信息。

2．采用单译码方式的RAM结构

容量为256×

16（位）采用单译码方式的RAM结构框图，如图4－13所示。

由于该存储器容量为256×

16（位），应有8条地址线，16条数据线和2条控制线（R/W和

），地址码采用单译码方式，因此只需一个8位地址寄存器和一个8位地址译码驱动器译出256条字选择线（Z0～Z255），经读写电路从某个存储字中读出或写入某个存储字中心的16位数据。

单译码方式的连接图如图4－14所示。

从图4－14中可看出，对应任何一个地址码只有一条字选择线（Zi）被选，连接在这条字选择线上的16个存储元被选，在读写控制电路的控制下，可从中读出或写入16位信息。

比较上述两种结构的RAM，大容量的存储器宜采用双译码方式，因为它选择线比较少，但每条选择线上的负载较重，一般在地址译码之后还需增设驱动电路，以增强其带负载能力。

而小容量存储器则宜采用单译码方式，它对选择线的带负载能力要求不高，每条选择线上的负载较轻，但选择线数量多。

4.2.4静态MOS随机存储器芯片举例

Inter2114静态MOS芯片的容量为1K×

4（位），其结构框图如图4－15所示。

从图4－15中可看出，该芯片有10条地址输入线（A9～A0），4条数据输入/输出线（1/O1～I／O4），2条控制线（写允许信号

和选片信号

）。

1K×

4个存储元集合成1个64×

64的方阵。

采用双译码方式，6位地址码（A8～A3）用做行地址经译码后产生型条行选择线（X0～X63），4位地址码（A9、A2、A1、A0）用做列地址经译码后产生16条列选择线（Y0～Y15），由行、列地址选择线将4个长方矩阵连接起来，如图4－16所示。

当任何一条X选择线和Y选择线被选时，其交点上的4个存储元被选，在

和

信号控制下可从该存储字中读出或写入4位信息。

2114；

谚片的读写周期时序如图4－17所示。

从图4－17中可看出，2114芯片的读周期（tRC）和写周期（tWC）相同即为其访问周期

tM，它们均稍大于读出时间（tA）和写入时间（tW）。

4.2.5动态MOS随随机存储器芯片举例

Intel2116是动态存储器芯片，其容量为16K×

l（位），其结构框图如图4－18所示。

图4-182116RAM芯片结构框图

从图4－18中可看出，该芯片将14条地址线分成2组，每组7位，用来分时输入行地址和列地址，因此内部设置了两个7位地址锁存器，在

信号控制下，分别用来锁存行地址和列地址。

16384个存储元属于同一位，它们排列成128×

128的方阵，读出的一位数据由DOUT线输出，写入的一位数据由DIN线输入，它们各自设置一位数据锁存器，任何时候哪一个存储元被选，经过读出放大器放大后锁存到输出锁存器中。

写入时将输入数据锁存器中的一位数据写入被选的存储元中。

控制线只有一条写允许信号线

。

2116芯片中共设置256个读出放大器，每64个存储元共用一个读出放大器，这是因为动态存储元的读出信号非常微弱。

2116芯片的读周期、写周期和刷新周期的时序图如图4－19所示。

从图4－19中可看出：

在读周期中，首先是行地址选通信号有效（

＝0），将从A6～A0线输入的行地址锁存到行地址锁存器中，然后列地址选通信号有效（

＝0），将列地址锁存到列地址锁存器中。

写允许信号无效（

＝1），表示是读出操作，经一定时间延迟后读出的一位数据锁存到输出锁存器中，完成一次读出操作过程。

在写周期中，地址传送过程与读周期类似，只是写允许信号应在

有效之前有效，

表示本次访问存储器是写操作，并且应将待写入数据锁存到输入数据锁存器中，经过一定时延，该数据将被写入到指定的存储元中，完成一次写操作过程。

2116芯片的刷新周期是一个“假使”周期，如图4－19（c）所示，每次刷新一行存储元。

4.2.6动态存储器的刷新（DRAM）

①刷新

动态存储元是依靠栅极电容上有无电荷来表示信息的，但电容的绝缘电阻不是无穷大，因而电荷会泄漏掉。

通常，MOS管栅极电容上的电荷只能保持几个毫秒。

为了使已写入存储器的信息保持不变，一般每隔一定时间必须对存储体中的所有记忆单元的栅极电容补充电荷，这个过程就是刷新。

②动态存储器如何刷新

a．无论是由刷新控制逻辑产生地址逐行循环地刷新，还是芯片内部自动地刷新，都不依赖于外部的访问，刷新对CPU是透明的。

b．刷新通常是一行一行地进行的，每一行中各记忆单元同时被刷新，故刷新操作时仅需要行地址，不需要列地址。

c．刷新操作类似于读出操作，但又有所不同。

因为刷新操作仅是给栅极电容补充电荷，不需要信息输出。

另外，刷新时不需要加片选信号，即整个存储器中的所有芯片同时被刷新。

刷新方式

设存储器为128×

128矩阵，读/写周期Tc=0.5µ

s，刷新间隔为2ms，那么，在2ms内就有4000个Tc。

a．集中刷新方式

在2ms内，前一段时间进行读／写／保持，后一段集中进行刷新。

用于刷新的时间只需128个Tc，且集中在后段时间。

前段3872个Tc都用来读／写／保持。

这种方式的主要缺点是在集中刷新的这段时间内不能进行存取访问，称之为死时间。

b．分散刷新方式

它把系统周期ts分为两半，前半段用来进行读／写／保持，后半段作为刷新时间。

显然，在2ms内可进行多次刷新。

因刷新过于频繁，影响了系统的速度，但它不存在死时间。

这种方式不适合于高速存储器。

c．异步刷新方式

将以上两种方式结合起来，便形成异步刷新方式。

它是先用要刷新的行数对2ms进行分割，然后再将已分割的每段时间分为两部分，前段时间用于读／写／保持，后一小段时间用于刷新。

行数为128时，可保证每隔2ms／128≈15．5us刷新一行。

这样既充分利用了2ms时间，又能保持系统的高速性。

（3）动态MOS存储器与静态MOS存储器的比较

①动态存储器的特点

a．动态存储器中数据输入线与数据输出线是分开的。

b．它有

控制信号，而没有

片选信号，扩展时用

信号代替

信号。

c．地址线引脚只引出一半，因此内部有两个锁存器。

行地址选通信号

和列地址选通信号

在时间上错开进行复用。

d．地址线也作刷新用。

e．刷新是动态MOS存储器最突出的特点，静态存储器不需要刷新。

②动态MOS存储器与静态MOS存储器的比较

a．每片存储容量约是SRAM的4倍。

b．DRAM的价格比较便宜，大约只有SRAM的1/4。

c．由于使用动态元件，DRAM所需功率大约只有SRAM的1/6。

d．DRAM由于使用动态元件，它的速度比SRAM要低。

e．DRAM需要再生，这不仅浪费了宝贵的时间，还需要有配套的再生电路，它也要用去一部分功率。

f．SRAM一般用作容量不大的高速存储器，DRAM一般用作主存。

它们共同的特点是当供电电源切断时，原存的信息也消失。

4.3．半导体只读存储器（ROM）

只能读出，不能写入的存储器，要写入时必须采用特殊的方式。

4.3.1只读存储器（ROM）

掩模式ROM的基本存储原理是以二极管或晶体管的“有/无”来表示该存储单元的信息（“1”或“0”），所以，其存储内容是不会改变的。

图4－2332×

8ROM结构图

从图4－23中可以看出，256个存储元排列成32×

8的长方矩阵，有MOS管表示存储的是“1”信息，无MOS管（图中虚线所示）表示存储的是“0”信息。

5位地址码经译码后产生32条字选择线（Z0～Z31）。

读出电路按位设置，每位设置一个读出放大器。

任何5位地址输入时，经译码后选定某条字线（Zi）有效，迫使所连接的MOS管导通，有MOS管的位线（Wi）上输出为“0”，经读出电路返乡放大后Di线输出为“1”，反之，无MOS管的Di线上输出为“0”。

例如：

A4～A0＝00001，经译码后Z1＝1，W7～W0＝00011010，经反向后读出信息为D7～D。

＝11100101。

这种只读存储器结构简单，可靠性高，价格便宜，但是灵活性差，不允许使用者作任何修改。

4.3.2可编程序的只读存储器（PROM）

可编程只读控制器十允许用户一次性写入的只读存储器，容量为32×

8的熔丝式PROM的结构图如图4－24所示。

熔丝式PROM是以熔丝的接通和断开来表示所存的信息为“l”或“0”。

刚出厂的产品，其熔丝是全部接通的，使用前，用户根据需要断开某些单元的熔丝（写入）。

断开后的熔丝是不能再接通的，因此，它是一次性写入的存储器。

掉电后不会影响其所存储的内容。

从图4－24中可以看出，32×

8（位）的PROM由32个8发射极的双极型晶体管构成，每个发射极卜接有一根熔丝，由5位地址码译码可产生32条字选择线，分别与32个晶体管的栅极相连，8个发射极通过熔丝构成8条位选择线（W7～W0），经读写控制电路反向后从D7～D0输出。

写入时，在集电极上，加高压（＋12V），将需要写“1”的位线接地，大电流将熔丝烧断；

将需要写“0”的位线悬空，熔丝将保持完好，完成一次性写入功能。

读出时，EC上加+5V电压，由地址码译码后被选的字线上有高电压，相应的晶体管导通，相应的晶体管导通，有熔丝的位线位高电平，经读写控制电路反相后输出位“0”，反之，无熔丝的位置悬空，经反向后输出为“1”。

这种PR（）M芯片的优点是用户可根据需要进行一次性写入，扩大了芯片的应用范围，但一经写入，再不允许做任何修改。

4.3.3可擦可编程序的只读存储器（EPROM）

EPROM的基本存储单元由一个管子组成，如图4．8所示。

4-25EPROM的结构图

EPROM存储器在出厂时浮置栅中无电子，所有位线输出均为“1”信息。

写“0”时，在D、S间加25V高压，外加编程脉冲（宽50ms），被选中的单元在高压的作用下被注入电子，EPROM管导通，位线输出“0”信息，即使掉电，信息仍保存。

当EPROM中的内容需要改写时，先将其全部内容擦除，然后再编程。

擦除是靠紫外线使浮置栅上电荷泄漏而实现的。

EPROM芯片封装上方有一个石英玻璃窗口，将器件从电路上取下，用紫外线照射这个窗口，可实现整体擦除。

EPROM的编程次数不受限制。

4.3.4可电擦可编程只读存储器（E2PROM）

E2PROM的编程序原理与EPROM相同，但擦除原理完全不同，重复改写的次数有限制（因氧化层被磨损），一般为10万次。

其读写操作可按每个位或每个字节进行，类似于SRAM，但每字节的写入周期要几毫秒，比SRAM长得多。

E2PROM每个存储单元采用两个晶体管，其栅极氧化层比EPROM薄，因此具有电擦除功能。

3，3．2闪速存储器

1．什么是闪速存储器

20世纪90年代英特尔公司发明的闪速存储器是一种高密度、非易失性的读眉半

导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性，因而是一种全新

的存储器技术。

闪速存储器的存储元电路是在CMOS单晶体管EPROM存储元基础上制造的，因此它具有非易失性。

不同的是，EPROM通过紫外光照射进行擦除，而闪速存储器则是在EPROM沟道氧化物处理工艺中特别实施了电擦除和编程次数能力的设计。

通过先进的设计和工艺，闪速存储器实现了优于传统EPROM的性能。

闪速存储器具有以下一些明显的特点：

固有的非易失性SRAM和DRAM断电后保存的信息随即丢失，为此SRAM需

要备用电池来确保数据存留，而DRAM需要磁盘作为后援