计算机组成原理习题答案蒋本珊Word下载.docx
《计算机组成原理习题答案蒋本珊Word下载.docx》由会员分享，可在线阅读，更多相关《计算机组成原理习题答案蒋本珊Word下载.docx（70页珍藏版）》请在冰豆网上搜索。
从操作系统的基本功能来看，一方面它要直接管理传统机器中的软硬件资源，另一方面它又是传统机器的延伸。
第级是汇编语言级。
这级的机器语言是汇编语言，完成汇编语言翻译的程序叫做汇编程序。
第级是高级语言级。
这级的机器语言就是各种高级语言，通常用编译程序来完成高级语言翻译的工作。
第级是应用语言级。
这一级是为了使计算机满足某种用途而专门设计的，因此这一级语言就是各种面向问题的应用语言。
计算机系统的主要技术指标有哪些？
计算机系统的主要技术指标有：
机器字长、数据通路宽度、主存容量和运算速度等。
机器字长是指参与运算的数的基本位数，它是由加法器、寄存器的位数决定的。
数据通路宽度是指数据总线一次所能并行传送信息的位数。
主存容量是指主存储器所能存储的全部信息量。
运算速度与机器的主频、执行什么样的操作、主存本身的速度等许多因素有关。
第二章设机器数的字长位（含位符号位），分别写出下列各二进制数的原码、补码和反码：
，。
已知下列数的原码表示，分别写出它们的补码表示：
X原，X原。
X补，X补。
已知下列数的补码表示，分别写出它们的真值：
X，X。
一个n位字长的二进制定点整数，其中位为符号位，分别写出在补码和反码两种情况下：
（）模数；
（）最大的正数；
（）最负的数；
（）符号位的权；
（）的表示形式；
（）的表示形式。
某机字长位，问在下列几种情况下所能表示数值的范围：
（）无符号整数；
（）用原码表示定点小数；
（）用补码表示定点小数；
（）用原码表示定点整数；
（）用补码表示定点整数。
某机字长位，试分别写出无符号整数和带符号整数（补码）的表示范围（用十进制数表示）。
某浮点数字长位，其中阶符位，阶码数值位，数符位，尾数数值位，阶码以为底，阶码和尾数均用补码表示。
它所能表示的最大正数是多少？
最小规格化正数是多少？
绝对值最大的负数是多少？
某浮点数字长位，其中阶码部分位（含位阶符），移码表示，以为底；
尾数部分位（含位数符，位于尾数最高位），补码表示，规格化。
分别写出下列各题的二进制代码与十进制真值。
（）非零最小正数；
（）最大正数；
（）绝对值最小负数；
（）绝对值最大负数。
一浮点数，其阶码部分为p位，尾数部分为q位，各包含位符号位，均用补码表示；
尾数基数r，该浮点数格式所能表示数的上限、下限及非零的最小正数是多少？
写数据的机器层次表示出表达式。
若上题尾数基数r，按上述要求写出表达式。
某浮点数字长位，格式如下。
其中阶码部分位，以为底，移码表示；
尾数部分一共位（含位数符），补码表示。
现有一浮点代码为（CAE），试写出它所表示的十进制真值。
试将（）用IEEE短浮点数格式表示出来。
将下列十进制数转换为IEEE短浮点数：
将下列IEEE短浮点数转换为十进制数：
（）；
（）。
对下列ASCII码进行译码：
，以下列形式表示（）。
（）码；
（）余码；
（）二进制数。
填写下列代码的奇偶校验位，现设为奇校验：
个代码的校验位分别是，。
已知下面数据块约定：
横向校验、纵向校验均为奇校验，请指出至少有多少位出错。
求有效信息位为的海明校验码。
设计算机准备传送的信息是：
，生成多项式是XX，计算校验位，写出CRC码。
第三章指令长度和机器字长有什么关系？
半字长指令、单字长指令、双字长指令分别表示什么意思？
指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；
指令长度等于半个机器字长的指令称为半字长指令；
指令长度等于两个机器字长的指令称为双字长指令。
零地址指令的操作数来自哪里？
一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得？
各举一例说明。
双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
某机为定长指令字结构，指令长度位；
每个操作数的地址码长位，指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种？
上述三类指令各自允许的最大指令条数是多少？
设某机为定长指令字结构，指令长度位，每个地址码占位，试提出一种分配方案，使该指令系统包含：
条三地址指令，条二地址指令，条单地址指令。
指令格式同上题，能否构成：
三地址指令条，单地址指令条，零地址指令条？
为什么？
指令中地址码的位数与直接访问的主存容量和最小寻址单位有什么关系？
主存容量越大，所需的地址码位数就越长。
对于相同容量来说，最小寻址单位越小，地址码的位数就越长。
试比较间接寻址和寄存器间址。
间接寻址方式的有效地址在主存中，操作数也在主存中；
寄存器间址方式的有效地址在寄存器中，操作数在主存中。
所以间接寻址比较慢。
试比较基址寻址和变址寻址。
基址寻址和变址寻址在形成有效地址时所用的算法是相同的，但是它们两者实际上是有区别的。
一般来说，变址寻址中变址寄存器提供修改量（可变的），而指令中提供基准值（固定的）；
基址寻址中基址寄存器提供基准值（固定的），而指令中提供位移量（可变的）。
这两种寻址方式应用的场合也不同，变址寻址是面向用户的，用于访问字符串、向量和数组等成批数据；
而基址寻址面向系统，主要用于逻辑地址和物理地址的变换，用以解决程序在主存中的再定位和扩大寻址空间等问题。
在某些大型机中，基址寄存器只能由特权指令来管理，用户指令无权操作和修改。
某机字长为位，主存容量为K字，采用单字长单地址指令，共有条指令。
若有直接寻址、间接寻址、变址寻址、相对寻址四种寻址方式，试设计其指令格式。
操作码位，寻址方式位，地址码位。
某机字长为位，主存容量为K字，指令格式为单字长单地址，共有条指令。
试说明：
（）若只采用直接寻址方式，指令能访问多少主存单元？
（）为扩充指令的寻址范围，可采用直接间接寻址方式，若只增加一位直接间接标志，指令可寻址范围为多少？
指令直接寻址的范围为多少？
（）采用页面寻址方式，若只增加一位ZC（零页现行页）标志，指令寻址范围为多少？
指令直接寻址范围为多少？
（）采用（）、（）两种方式结合，指令的寻址范围为多少？
设某机字长位，CPU有个位的通用寄存器，设计一个能容纳种操作的单字长指令系统。
（）如果是存储器间接寻址方式的寄存器存储器型指令，能直接寻址的最大主存空间是多少？
（）如果采用通用寄存器作为基址寄存器，能直接寻址的最大主存空间又是多少？
因为计算机中共有条指令，所以操作码占位；
个通用寄存器，寄存器编号占位；
其余部分为地址码或标志位。
（）如果是存储器间接寻址方式的寄存器存储器型指令，操作码位，寄存器编号位，间址标志位，地址码位，直接寻址的最大主存空间是字。
（）如果采用通用寄存器作为基址寄存器，能直接寻址的最大主存空间是字。
已知某小型机字长为位，其双操作数指令的格式如下：
其中：
OP为操作码，R为通用寄存器地址。
试说明下列各种情况下能访问的最大主存区域有多少机器字？
（）A为立即数。
（）A为直接主存单元地址。
（）A为间接地址（非多重间址）。
（）A为变址寻址的形式地址，假定变址寄存器为R（字长为位）。
（）个机器字。
计算下列条指令的有效地址（指令长度为位）。
（）Q（）Q（）Q（）Q举例说明哪几种寻址方式除去取指令以外不访问存储器？
哪几种寻址方式除去取指令外只需访问一次存储器？
完成什么样的指令，包括取指令在内共访问次存储器？
除去取指令以外不访问存储器：
立即寻址，寄存器寻址。
除去取指令外只需访问一次存储器：
直接寻址，寄存器间接寻址，变址寻址，基址寻址，相对寻址，页面寻址。
二级间接寻址包括取指令在内共访问次存储器。
设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量，用补码表示。
假设当前转移指令第一字节所在的地址为2000H，且CPU每取一个字节便自动完成（PC）PC的操作。
试问当执行JMP*和JMP*指令（倡为相对寻址特征）时，转移指令第二字节的内容各为多少？
转移的目的地址各是什么？
转移指令第二字节的内容分别为：
00001000（），11110111（）转移的目的地址分别为：
AH，FFH。
20什么叫主程序和子程序？
调用子程序时还可采用哪几种方法保存返回地址？
画图说明调用子程序的过程。
主程序就是指通常的程序，而子程序是一组可以公用的指令序列，只要知道子程序的入口地址就能调用它。
保存返回地址的方法有多种：
（）用子程序的第一个字单元存放返回地址。
转子指令把返回地址存放在子程序的第一个字单元中，子程序从第二个字单元开始执行。
返回时将第一个字单元地址作为间接地址，采用间址方式返回主程序。
（）用寄存器存放返回地址。
转子指令先把返回地址放到某一个寄存器中，再由子程序将寄存器中的内容转移到另一个安全的地方。
（）用堆栈保存返回地址。
调用子程序的过程如图唱所示，此时返回地址保存在堆栈中。
21在某些计算机中，调用子程序的方法是这样实现的：
转子指令将返回地址存入子程序的第一个字单元，然后从第二个字单元开始执行子程序，请回答下列问题：
（）为这种方法设计一条从子程序转到主程序的返回指令。
（）在这种情况下，怎么在主、子程序间进行参数的传递？
（）上述方法是否可用于子程序的嵌套？
（）上述方法是否可用于子程序的递归（即某个子程序自己调用自己）？
（）如果改用堆栈方法，是否可实现（）所提出的问题？
（）返回指令通常为零地址指令。
返回地址保存在堆栈中，执行返回指令时自动从堆栈中弹出。
而目前返回地址是保存在子程序的第一个单元中，故此时返回指令不能再是零地址指令了，而应当是一地址指令。
如：
间接寻址可找到返回地址，然后无条件转移到返回的位置。
（）在这种情况下，可利用寄存器或主存单元进行主、子程序间的参数传递。
（）可以用于子程序的嵌套（多重转子）。
因为每个返回地址都放在调用的子程序的第一个单元中。
（）不可以用于子程序的递归，因为当某个子程序自己调用自己时，子程序第一个单元的内容将被破坏。
（）如果改用堆栈方法，可以实现子程序的递归，因堆栈具有后进先出的功能。
第四章证明在全加器里，进位传递函数。
并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位的进位。
进位表达式为欲证明，也就是要证明用卡诺图法，图-（a）和-（b）分别是两个逻辑表达式的卡诺图。
两个卡诺图相同，两个逻辑表达式就相等，则进位传递函数的两种形式相等。
某加法器采用组内并行、组间并行的进位链，位一组，写出进位信号C的逻辑表达式。
设计一个位先行进位加法器，每位为一组，采用两级先行进位线路。
已知X和Y，试用它们的变形补码计算出XY，并指出结果是否溢出。
（）X，Y（）X，Y（）X，Y（）X，Y已知X和Y，试用它们的变形补码计算出XY，并指出结果是否溢出。
（）X，Y（）X，Y（）X，Y（）X，Y设下列数据长位，包括位符号位，采用补码表示，分别写出每个数据右移或左移位之后的结果。
（）（）（）（）分别用原码乘法和补码乘法计算XY。
（）X，Y（）X，Y（）XY，过程略。
根据补码两位乘法规则推导出补码位乘法的规则。
先根据补码位乘法推出补码位乘法规则，再根据补码位乘法推出补码位乘法规则。
分别用原码和补码加减交替法计算XY。
（）X，Y（）X，Y（）X，Y（）X，Y设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题：
设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题：
用流程图描述浮点除法运算的算法步骤。
设计一个位码加法器。
设位被加数为AAAA，加数为BBBB。
5421码的校正关系如表-所示。
第五章如何区别存储器和寄存器？
两者是一回事的说法对吗？
存储器和寄存器不是一回事。
存储器在CPU的外边，专门用来存放程序和数据，访问存储器的速度较慢。
寄存器属于CPU的一部分，访问寄存器的速度很快。
存储器的主要功能是什么？
为什么要把存储系统分成若干个不同层次？
主要有哪些层次？
存储器的主要功能是用来保存程序和数据。
存储系统是由几个容量、速度和价格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。
把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。
由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache主存存储层次（Cache存储系统）；
主存和辅存间称为主存辅存存储层次（虚拟存储系统）。
什么是半导体存储器？
它有什么特点？
采用半导体器件制造的存储器，主要有MOS型存储器和双极型存储器两大类。
半导体存储器具有容量大、速度快、体积小、可靠性高等特点。
半导体随机存储器存储的信息会因为断电而丢失。
SRAM记忆单元电路的工作原理是什么？
它和DRAM记忆单元电路相比有何异同点？
SRAM记忆单元由个MOS管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留。
DRAM记忆单元可以由个和单个MOS管组成，利用栅极电容存储信息，需要定时刷新。
动态RAM为什么要刷新？
一般有几种刷新方式？
各有什么优缺点？
DRAM记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式种。
集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；
但有死区，而且存储容量越大，死区就越长。
分散方式的特点是没有死区；
但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。
异步方式虽然也有死区，但比集中方式的死区小得多，而且减少了刷新次数，是比较实用的一种刷新方式。
一般存储芯片都设有片选端，它有什么用途？
片选线用来决定该芯片是否被选中。
，芯片被选中；
1，芯片不选中。
DRAM芯片和SRAM芯片通常有何不同？
主要区别有：
DRAM记忆单元是利用栅极电容存储信息；
SRAM记忆单元利用双稳态触发器来存储信息。
DRAM集成度高，功耗小，但存取速度慢，一般用来组成大容量主存系统；
SRAM的存取速度快，但集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和小容量主存系统。
SRAM芯片需要有片选端，DRAM芯片可以不设，而用行选通信号、列选通兼作片选信号。
SRAM芯片的地址线直接与容量相关，而DRAM芯片常采用了地址复用技术，以减少地址线的数量。
有哪几种只读存储器？
它们各自有何特点？
MROM：
可靠性高，集成度高，形成批量之后价格便宜，但用户对制造厂的依赖性过大，灵活性差。
PROM：
允许用户利用专门的设备（编程器）写入自己的程序，但一旦写入后，其内容将无法改变。
写入都是不可逆的，所以只能进行一次性写入。
EPROM：
不仅可以由用户利用编程器写入信息，而且可以对其内容进行多次改写。
EPROM又可分为两种：
紫外线擦除（UVEPROM）和电擦除（EEPROM）。
闪速存储器：
既可在不加电的情况下长期保存信息，又能在线进行快速擦除与重写，兼备了EEPROM和RAM的优点。
说明存取周期和存取时间的区别。
存取周期是指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。
存取时间是指从启动一次存储器操作到完成该操作所经历的时间。
存取周期一定大于存取时间。
一个K的存储芯片需要多少根地址线、数据输入线和输出线？
需要根地址线，根数据输入和输出线。
某机字长为位，其存储容量是KB，按字编址的寻址范围是多少？
若主存以字节编址，试画出主存字地址和字节地址的分配情况。
某机字长为位，其存储容量是KB，按字编址的寻址范围是KW。
若主存以字节编址，每一个存储字包含个单独编址的存储字节。
假设采用大端方案，即字地址等于最高有效字节地址，且字地址总是等于的整数倍，正好用地址码的最末两位来区分同一个字中的个字节。
主存字地址和字节地址的分配情况如图-所示。
一个容量为K位的存储器，其地址线和数据线的总和是多少？
当选用下列不同规格的存储芯片时，各需要多少片？
K位，K位，K位，1K位，K位，K位。
地址线根，数据线根，共根。
若选用不同规格的存储芯片，则需要：
K位芯片片，K位芯片片，K位芯片片，K位芯片片，K位芯片16片，K位芯片片。
现有的存储芯片，若用它组成容量为K的存储器。
试求：
（）实现该存储器所需的芯片数量？
（）若将这些芯片分装在若干块板上，每块板的容量为K，该存储器所需的地址线总位数是多少？
其中几位用于选板？
几位用于选片？
几位用作片内地址？
（）需的芯片片。
（）该存储器所需的地址线总位数是位，其中位用于选板，位用于选片，10位用作片内地址。
已知某机字长位，现采用半导体存储器作主存，其地址线为位，若使用K的SRAM芯片组成该机所允许的最大主存空间，并采用存储模板结构形式。
（）若每块模板容量为K，共需多少块存储模板？
（）画出一个模板内各芯片的连接逻辑图。
（）根据题干可知存储器容量为KB，故共需块存储模板。
（）一个模板内各芯片的连接逻辑图如图-所示。
某半导体存储器容量K，可选SRAM芯片的容量为K；
地址总线AA（低），双向数据总线DD（低），由RW线控制读写。
请设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。
存储器的逻辑图与图唱很相似，区别仅在于地址线的连接上，故省略。
地址分配如下：
现有如下存储芯片：
K的ROM、K的RAM、K的ROM。
若用它们组成容量为KB的存储器，前KB为ROM，后KB为RAM，CPU的地址总线16位。
（）各种存储芯片分别用多少片？
（）正确选用译码器及门电路，并画出相应的逻辑结构图。
（）指出有无地址重叠现象。
（）需要用K的ROM芯片片，K的RAM芯片片。
不能使用K的ROM芯片，因为它大于ROM应有的空间。
（）各存储芯片的地址分配如下：
用容量为K的DRAM芯片构成KB的存储器。
（）画出该存储器的结构框图。
（）设存储器的读写周期均为s，CPU在s内至少要访存一次，试问采用哪种刷新方式比较合理？
相邻两行之间的刷新间隔是多少？
对全部存储单元刷新一遍所需的实际刷新时间是多少？
（）存储器的结构框图如图-所示。
（）因为要求CPU在s内至少要访存一次，所以不能使用集中刷新方式，分散和异步刷新方式都可以使用，但异步刷新方式比较合理。
相邻两行之间的刷新间隔最大刷新间隔时间行数mss。
取s，即进行读或写操作次之后刷新一行。
对全部存储单元刷新一遍所需的实际刷新时间ss有一个位机，采用单总线结构，地址总线位（AA），数据总线位（DD），控制总线中与主存有关的信号有MREQ（低电平有效允许访存）和RW（高电平为读命令，低电平为写命令）。
主存地址分配如下：
从为系统程序区，由ROM芯片组成；
从为用户程序区；
最后（最大地址）K地址空间为系统程序工作区。
（上述地址均用十进制表示，按字节编址。
）现有如下存储芯片：
K的ROM，K、K、K、K的SRAM。
请从上述规格中选用芯片设计该机主存储器，画出主存的连接框图，并请注意画出片选逻辑及与CPU的连接。
根据CPU的地址线、数据线，可确定整个主存空间为K。
系统程序区由ROM芯片组成；
用户程序区和系统程序工作区均由RAM芯片组成。
共需：
K的ROM芯片片，K的SRAM芯片片，K的SRAM芯片片。
主存地址分配如图-所示，主存的连接框图如图-所示。
某半导体存储器容量KB，其中固化区KB，可选EPROM芯片为K；
可随机读写区KB，可选SRAM芯片有：
K、K、K。
地址总线AA（A为最低位），双向数据总线DD（D为最低位），RW控制读写，MREQ为低电平时允许存储器工作信号。
请设计并画出该存储器逻辑图，注明地址分配、片选逻辑、片选信号极性等。
某机地址总线位AA（A为最低位），访存空间KB。
外围设备与主存统一编址，IO空间占用FCFFFFH。
现用芯片（K）构成主存储器，请设计并画出该存储器逻辑图，并画出芯片地址线、数据线与总线的连接逻辑以及行选信号与列选信号的逻辑式，使访问IO时不访问主存。
动态刷新逻辑可以暂不考虑。
存储器逻辑图如图-所示，为简单起见，在图中没有考虑行选信号和列选信号，行选信号和列选信号的逻辑式可参考下题。
在KB空间的最后KB为IO空间，在此区间CS无效，不访问主存。
已知有K的DRAM芯片，其引脚功能如下：
地址输入AA，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。
请用给定芯片构成KB的存储器，采用奇偶校验，试问：
需要芯片的总数是多少？
并请：
（）正确画出存储器的连接框图。
（）写出各芯片RAS和CAS形成条件。
（）若芯片内部采用矩阵排列，求异步刷新时该存储器的刷新间隔。
（）需要的芯片数片，存储器的连接框图如图-所示。
（）若芯片内部采用矩阵排列，设芯片的最大刷新间隔时间为ms，则相邻两行之间的刷新间隔为：
刷新间隔最大刷新间隔时间行数mss可取刷新间隔s。
并行存储器有哪几种编址方式？
简述低位交叉编址存储器的工作原理。
并行存储器有单体多字、多体单字和多体多字等几种系统。
多体交叉访问存储器可分为高位交叉编址存储器和低
升级会员 