EDA设计等精度频率计的研制Word文档格式.docx
《EDA设计等精度频率计的研制Word文档格式.docx》由会员分享，可在线阅读，更多相关《EDA设计等精度频率计的研制Word文档格式.docx（36页珍藏版）》请在冰豆网上搜索。
在电子系统的设计中，采用单片机和FPGA相结合的结构体系，利用单片机较强的逻辑控制、数据处理、良好的人机对话功能和FPGA的高集成度、高速、高可靠性相结合，符合系统高度集成及智能化的发展新趋势。
“EDA设计等精度频率计的研制”是一个具有一定综合性的课题。
基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低，即测量精度随被测信号频率的变化而变化，在实用中有较大的局限性。
而等精度频率计不但具有较高的测量精度，而且在整个频率区域能保持恒定的测试精度。
所以，在频率测量方面得到了极其广泛的应用。
第2章等精度频率计的总体设计
2.1设计要求
本题目要求设计一频率计，性能指标要求如下：
（1）频率测量：
a.测量范围：
信号：
方波、正弦波；
幅度：
0.5V~5V；
频率：
1Hz~1MHz；
b.测量误差≤0.1%。
（2）周期测量：
（3）脉冲宽度测量：
脉冲波；
脉冲宽度：
≥100us；
b.测量误差≤1%。
（4）显示器：
十进制数字显示，显示刷新时间1~10s连续可调，对上述三种测量功能分别用不同颜色的发光二极管指示。
（5）具有自校功能：
时标信号频率为1MHz。
（6）自行设计并制作满足本设计任务要求的稳压电源。
2.2频率测量的方法
频率计的设计,首先考虑的是选用什么样的测量方法来进行测量，并得出较为精确、稳定的测量结果。
这里介绍几种常用的频率测量方法:
直接测量法（M法）、周期测量法（T法）以及等精度测量法（M/T法）。
1、M法，即直接测量法。
就是在确定的闸门时间TW内，记录被测信号的变化周期数（或脉冲个数）Nx，则被测信号的频率为：
。
2、T法，即周期测量法。
需要有标准信号的频率Fs，在待测信号的一个周期Tx内，记录标准频率的周期数Ns，则被测信号的频率为：
3、M/T法，即等精度测量法。
设实际闸门时间为Tpr，被测信号周期数为Nx，则它通过测量被测信号整数个周期的时间，然后换算得出被测信号的频率，克服了测量精度对被测信号的依赖性。
M/T法的核心思想是通过闸门信号与被测信号同步，将闸门时间Tpr控制为被测信号周期长度的整数倍。
测量时，先打开预置闸门，当检测到被测闸门关闭时，标准信号并不立即停止计数，而是等检测到的被测信号脉冲到达时才停止，完成被测信号的整数个周期的测量。
测量的实际闸门时间与预置闸门时间可能不完全相同，但最大差值不超过被测信号的一个周期。
其中M法和T法的计数值会产生±
1个字误差，并且测试精度与计数器中记录的数值Nx或Ns有关。
为了保证测试精度，一般对于低频信号采用测周期法；
对于高频信号采用直接测量法。
因此，测试时很不方便，所以人们提出等精度测频方法。
它在直接测频方法的基础上发展起来的。
它的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此消除了对被测信号计数所产生的±
1个字误差，并且达到了在整个测试频段的等精度测量。
因此，我采用的是等精度测量法来作为本设计的测频方法。
2.3总体设计方案论证
频率计在实际生产领域中占有不可或缺的地位。
对于频率计的研制，一直以来也是设计者们首选的研究课题之一。
在借鉴前辈研究的基础上，我列举了三种频率计研制的方案。
方案一：
采用数字逻辑电路制作，用IC拼凑焊接实现。
方案二:
采用AT89S51单片机和相关硬软件实现度频率计的设计。
方案三：
采用现场可编程门阵列（FPGA）制作，利用EDA软件编程，下载烧制实现。
三种设计方案各自的优缺点：
方案一的设计简单方便，但是由于使用的器件较多、连线复杂、体积大、功耗大、焊点和线路较多这使成品的稳定度与精确度大打折扣；
方案二的设计是以AT89S51单片机为控制器件的频率测量方法，并用C语言进行设计，采用单片机智能控制，结合外围电子电路，得以实现高、低频率的精度测量，但是采用89S51单片机构成的频率计，在测量时候必须要对频率的高、低频段进行划分，这样就直接影响了测量精度及速度；
方案三是利用EDA软件编程，下载烧制实现频率计的设计。
将所有器件集成到一块FPGA芯片内，体积大大减小的同时还提高了稳定性，并且可应用EDA软件进行仿真、调试。
整个系统非常精简，而且具有灵活的现场可更改性。
该频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。
以上三种方案相比之下,采用方案三来实现频率计的设计是最佳选择。
下图是根据方案三设计出的系统框图,如图2-1所示:
图2-1等精度频率计的简单系统框图
本设计是采用VHDL硬件描述语言编程设计实现的频率计，除单片机部分、被测信号放大整形部分、键输入部分和数码显示部分以外，其余全部集成在一片FPGA芯片内。
FPGA主要完成对Fx，Fs两种频率的计数，然后分别送给单片机进行运算处理和显示，是整个设计的核心电路。
信号放大整形电路是在待测信号进入后对其进行放大、整形、比较后得到我们所需要的TTL信号；
键盘控制模块用来输入测试命令；
而单片机电路模块主要用于控制FPGA的测频操作和读取测频数据，把数据进行转换和运算后将处理好的数据通过七段数码显示管显示出来。
第3章等精度频率计的硬件电路设计
3.1频率计电路设计
基于FPGA设计的等精度率频率计,采用等精度测量法（M/T法）进行测量。
以AT89S51单片机和Altera公司生产的可编程门阵列（FPGA）为核心,由信号放大整形模块,FPGA模块（核心电路模块）,单片机模块,键盘模块,数码显示模块五部分组成。
设计中采用的是模块化的设计方法,并使用了EDA工具,提高了设计效率。
下图为基于FPGA设计的频率计的主系统组成示意图。
如图3-1所示:
图3-1频率计主系统组成示意图
3.2等精度频率计测频电路设计
测频电路是等精度频率计设计的核心电路，它由FPGA担任，100MHz的标准频率信号直接进入FPGA。
FPGA主要完成对Fx，Fs两种频率的计数，然后分别送给单片机进行运算处理和显示。
3.2.1FPGA的特点及配置方式
FPGA是英文（Field
Programmable
Gate
Array）的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数目有限的缺点。
FPGA采用了逻辑单元阵列LCA（Logic
Cell
Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable
Logic
Block）、输出输入模块IOB（Input
Output
Block）和内部连线（Interconnect）三个部分。
FPGA的基本特点主要有：
（1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。
（2）FPGA可做其它全定制或半定制ASIC电路的中试样片。
（3）FPGA内部有丰富的触发器和I／O引脚。
（4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
（5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。
可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。
FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。
用户可以根据不同的配置模式，采用不同的编程方式。
加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。
掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。
FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。
当需要修改FPGA功能时，只需换一片EPROM即可。
这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。
因此，FPGA的使用非常灵活。
FPGA有多种配置模式：
并行主模式为一片FPGA加一片EPROM的方式；
主从模式可以支持一片PROM编程多片FPGA；
串行模式可以采用串行PROM编程FPGA；
外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。
Altera公司的FPGA器件有两类配置下载方式：
主动配置方式和被动配置方式。
主动配置方式由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程,而被动配置方式则由外部计算机或控制器控制配置过程。
FPGA在正常工作时，它的配置数据（下载进去的逻辑信息）存储在SRAM中，由于SRAM的易失性，每次加电时，配置数据都必须重新下载。
在实验系统中，通常用计算机或控制器进行调试，因此可以使用被动配置方式。
而实用系统中，多数情况下必须由FPGA主动引导配置操作过程，这时FPGA将主动从外围专用存储芯片中获得配置数据，而此芯片的FPGA配置信息是用普通编程器将设计所得的.POF格式的文件烧录进去的。
Altera公司提供的FPGA专用配置器件,即EPC型号的存储器,它们的特点有以下几点：
（1）配置电流小,器件正常工作时,EPC器件为零静态电流,不消耗功率。
（2）适用于3.3/5.0V多种接口电压工作,提供DIP、PLCC和TQFP多种封装形式。
（3）MAX+plusII和QuartusII等开发软件均提供对EPC器件的支持。
（4）支持MPU、MCU模仿下载配置时序为FPGA配置。
（5）EPC期间中EPC2型号的器件是采用Flash存储工艺制作的具有可多次编程特性的配置器件。
EPC2器件通过符合IEEE标准的JTAG接口可以提供3.3/5V的在系统编程能力；
具有内置的JTAG边界扫描测试（BST）电路,可通过ByteBlasterMV下载电缆,使用串行矢量格式文件pof或JamByte-Code（.jbc）等文件格式对其进行编程。
EPC1/1441等器件属OTP器件。
3.2.2等精度频率计的测频原理
等精度频率测频原理框图如图3-2所示,图中“预置门控信号”CL可由单片机发出。
可以证明，在0.1秒—1秒间选择的范围内，CL的时间宽度对测频精度几乎没有影响，在此设其宽度为Tpr。
BZH和TF模块是两个可控的32位高速计数器,BENA和ENA分别是它们的计数允许端，高电平有效。
标准频率信号从BZH的时钟输入端BCLK输入，设其频率为Fs；
经整形后的被测信号从与BZH相似的32位计数器TF的时钟输入端TCLK输入，设其真实频率值为Fxe，被测频率为Fx。
等精度测频原理说明如下：
图3-2等精度频率计主控结构图
测频开始之前，首先发出一个清0信号CLR，使两个计数器和D触发器置0，同时D触发器通过信号ENA，禁止两个计数器计数。
这是一个初始化操作。
然后由单片机发出允许测频命令，即令预置门控信号CL为高电平，这时D触发器要一直等到被测信号的上升沿通过时，Q端才被置1（即令START为高电平）；
与此同时，将同时启动计数器BZH和TF，进入到“计数允许周期”。
在此期间，BHT和TF分别对被测信号（频率为Fx）和标准频率信号（频率为Fs）同时计数，当Tpr秒后，预置门控信号被单片机置为低电平，但此时两个计数器并没有停止计数，一直等到随后而至的被测信号的上升沿到来时，才通过D触发器将这两个计数器同时关闭。
由波形图3-3可见，CL的宽度和发生的时间都不会影响计数使能信号（START）允许计数的周期总是恰好等于待测信号（TCLK）的完整周期数这样一个事实。
图3-3频率计测控时序图
这正是确保TCLK在任何频率条件下都能保持恒定精度的关键。
而且，CL宽度的改变以及随机的出现时间造成的误差最多只是BCLK信号的一个时钟周期，如果BCLK由精确稳定的晶体振荡器（100MHZ）发出，则任何时刻的绝对测量误差只有10ns。
设在一次预置门时间Tpr中对被测信号计数值为Nx，对标准频率信号的计数值为Ns，则下式成立：
不难得到测得的频率为:
最后通过控制SEL选择信号和64位至8位的多路选择器MUX64—8，将计数器BHZ和TF中的两个32位数据分8次读入单片机并按式Fx=（Fs/Ns）Nx进行计算，并显示结果。
根据给出的测频原理及FPGA的特点，不难得出等精度频率计的测频电路图。
而担任测频的FPGA其VHDL编程设计将在下一章中做详细的介绍。
下图为等精度频率计的测频电路模块。
如图3-4所示：
3.3等精度频率计的外围电路设计
FPGA担任的测频电路是整个电路设计的核心，所以，在设计时把信号放大整形电路、单片机控制电路、键盘控制电路及数码显示电路都作为整个设计的外围电路。
图3-4测频电路模块
3.3.1信号放大整形电路
信号放大整形电路用于对待测信号进行放大和整形，使输出变为脉冲波形以便作为PLD器件的输入信号。
下图为信号整形放大电路。
如图3-5所示：
图3-5信号整形放大电路
3.3.2单片机控制电路
单片机电路模块主要用于控制FPGA的测频操作和测频数据的读取，并把数据进行转换和运算。
设计中使用的单片机芯片是AT89S51。
它是一个低功耗，高性能的CMOS8位单片机，片内含4kBytesISP（In-systemprogrammable）的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C51引脚结构，芯片内集成了通用8位中央处理器和ISPFlash存储单元。
AT89S51具有如下特点：
40个引脚,4kBytesFlash片内程序存储器,128bytes的随机存取数据存储器（RAM）,32个外部双向输入/输出（I/O）口，5个中断优先级,2个16位可编程定时计数器,2个全双工串行通信口,看门狗（WDT）电路,片内时钟振荡器。
此外，AT89S51设计还配置了振荡频率可为0Hz并可通过软件设置的省电模式。
空闲模式下，CPU暂停工作，而RAM定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位。
同时，该芯片还具有PDIP、TQFP和PLCC等三种封装形式，以适应不同产品的需求。
AT89S51的主要功能特性如表3-1所示：
兼容MCS-51指令系统
4k可反复擦写（>
1000次）ISPFlashROM
32个双向I/O口
4.5---5.5V工作电压
2个16位可编程定时/计数器
时钟频率0-33MHz
全双工UART串行中断口线
128x8bit内部RAM
2个外部中断源
低功耗空闲和省电模式
中断唤醒省电模式
3级加密位
看门狗（WDT）电路
软件设置空闲和省电功能
双数据寄存器指针
单片机的P0囗接8位数据DATA[7..0]，负责读取测频数据。
单片机通过信号START，了解计数是否结束，以确定何时可以读取数P2.7、P2.6、P2.5与SEL[2..0]相接，用于控制多路通道的数据选择。
当SEL分别为“000”、“001”、“010”、“011”时，由低8位到高8位读出标准频率计数值；
当SEL分别为“100”、“101”、“110”、“111”时，由低8位到高8位读出待测频率计数值。
P2.1接清0信号CLR，高电平有效，每一测频周期开始时，都应该首先对此清0。
P2.2和P2.3分别接控制信号CL和SPUL，CL和SPUL协同控制测试操作。
即当SPUL为‘1’时,CL作为预置门控信号,用与测频计数的时间控制；
当SPUL为‘0’时,CL作为测脉宽控制信号。
这时,CL若为‘1’时,测TCLK的高电平脉宽,而当CL为‘0’时,测TCLK的低电平脉宽。
然后分别从数据口读出BZH对标准频率的计数,即只需令SEL的取值分别为“000”、“001”、“010”、“011”即可。
下图为单片机的控制电路。
如图3-6所示：
图3-6单片机控制电路
3.3.3键盘控制电路
键盘控制电路是用来控制单片机测试命令的执行。
这里用四个键执行单片机的测试控制，即复位键、测周期键、测频率键、测脉宽键。
这些按键分别接一个电阻，然后一端与电源相连，另一端与I/O口相连，再通过扫描I/O口来实现相应功能的控制功能。
并且键的执行时分别对应不同的指示灯，周期键按下时，绿灯亮而其他两个不亮；
测频键按下时，红灯亮其他不亮；
测脉宽键按下时，黄灯亮其他灯不亮。
下图是键盘控制电路。
如图3-7所示：
图3-7键盘控制电路
3.3.4数码显示电路
单片机处理完数据后再用六个数码管把测试的结果显示出来，最高可表示百万分之一的精度。
考虑到提高单片机I/O口的利用率，降低编程的复杂性，提高单片机的计算速度以及降低数码显示器对主系统的干扰性，可以采用串行静态显示方式或液晶显示方式。
在本次设计中使用的是6个共阳极LED数码管和6片串行输入、并行输出74HCl64构成6位数字显示电路。
74HCl64由AT89S51的P3.0、P3.1进行控制，AT89S51工作于移位方式，P3.0为数据输出线,P3.1为时钟线。
每片164驱动一位LED数字显示。
如图3-8所示：
数码显示电路。
图3-8数码显示电路
第4章等精度频率计软件设计及仿真
4.1VHDL程序设计
FPGA担任的测频电路的硬件设计，在前一章已经作出详细的介绍，这一章中将对其VHDL的编程设计做详细的说明。
4.1.1VHDL语言的发展及特性
VHDL的英文全名是（Very
High
Speed
Integrated
CircuitHardware
Description
Language）,翻译成中文就是超高速集成电路硬件描述语言。
因此它的应用主要是应用在数字电路的设计中。
目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。
当然在一些实力较为雄厚的单位，它也被用来设计ASIC。
它是于1983年由美国国防部（DOD）发起创建,由IEEE（TheInstituteofElectricalandElectronicsEngineers）进一步发展,并在1987年作为“IEEE标准1076”发布。
从此,VHDL成为硬件描述语言的业界标准之一。
自IEEE公布了VHDL的标准版本（IEEEStd1076）之后,各EDA公司相继推出了自己的VHDL设计环境,或宣布自己的设计工具支持VHDL。
此后,VHDL在电子设计领域得到了广泛的应用,并逐步取代了原有的非标准硬件描述语言。
VHDL作为一规范语言和建模语言,随着它的标准化,出现了一些支持该语言的行为仿真器。
由于创建VHDL的最初目标是用于标准文档的建立和电路功能模拟,其基本想法是在高层次上描述系统和元件的行为。
但到了20世纪90年代,人们发现,VHDL不仅可以作为系统模拟的建模工具,而且可以作为电路系统的设计工具；
可以利用软件工具将VHDL源码自动的转化为文本方式表达的基本逻辑元件连接图,即网表文件。
这种方法显然对于电路自动设计是一个极大的推进。
很快,电子设计领域出现了第一个软件设计工具,即VHDL逻辑综合器,它可以标准地将VHDL的部分语句转化为具体电路实现的网表文件。
VHDL语言具有很强的电路描述和建模能力,能从多个层次对数字系统进行建模和描述,从而大大简化了硬件设计任务,提高了设计效率和可靠行。
VHDL具有与具体硬件电路无关和与设计平台无关的特性,并具有良好的电路行为描述和系统描述的能力,并在语言易读性和层次化结构化设计方面,表现出强大的生命力和应用潜力。
因此,VHDL支持各种模式的设计方法、自顶向下与自底向上或混合方法方面,在面对当今许多电子产品生命周期的缩短,需要多次重新设计以融入最新技术,改变工艺等方面都表现了良好的适应性,用VHDL进行电
升级会员 