数逻实验11文档格式.docx

数逻实验11文档格式.docx

《数逻实验11文档格式.docx》由会员分享，可在线阅读，更多相关《数逻实验11文档格式.docx（25页珍藏版）》请在冰豆网上搜索。

绘制反相器的电压传输特性曲线。

电压传输特性

Vi

Vo

2.与非门性能测试

（1）测试与非门的逻辑功能及逻辑状态的电压值

测试与非门的逻辑功能，并用万用表测量逻辑0和逻辑1所对应的电压值。

AB

逻辑0

逻辑1

（2）测试与非门的电压传输特性

调节输入电压，用万用表测量与非门的输入及输出电压值。

绘制与非门的电压传输特性曲线。

（3）用与非门实现数据传输控制

按图示原理图连接电路，用两个逻辑开关分别提供输入数据D和控制信号C。

测试其数据传输控制特性。

数据传输控制特性

控制C数据D

输出Y

3.或非门性能测试

（1）测试或非门的逻辑功能

测试或非门的逻辑功能。

AB

（2）用或非门实现数据传输控制

4.异或门性能测试

（1）测试异或门的逻辑功能

测试异或门的逻辑功能。

（2）用异或门实现数据传输控制

5.用逻辑门构建一位半加器

按图示原理图连接电路，构成一位半加器。

测试该半加器的逻辑功能。

半加器逻辑功能

CS

6.用逻辑门构建2选1数据选择器

按图示原理图连接电路，构成数据选择器。

测试该数据选择器的逻辑功能。

数据选择器逻辑功能表

选择数据

SD1D0

输出

Y

实验报告要求（适用于以后各插接电路实验）

要画出电路的逻辑图并在图上注明所用芯片的引脚号。

将实验结果列成真值表，阐明电路的逻辑功能。

实验二组合逻辑电路的研究

学习组合逻辑电路的电路连接和状态测量；

熟悉集成电路芯片，掌握用逻辑门构建组合逻辑电路的方法；

学习组合逻辑电路的功能特性。

熟悉集成组合逻辑电路的特性及应用。

数字集成电路74LS00、74LS04、74LS86各一块，74LS139、74LS02各两块。

1.用逻辑门构建一位全加器

按图示原理图连接电路，构成一位全加器。

测试该全加器的逻辑功能。

全加器逻辑功能表

ABCi

CoS

2.用逻辑门构建7信号编码器

信号编码器逻辑功能表

输入信号

K7K6K5K4K3K2K1

输出编码

ABC

3.用逻辑门构建2—4译码器

译码器逻辑功能表

输入代码

A1A0

输出信号

Y3Y2Y1Y0

4.集成2—4译码器的功能测试

集成译码器逻辑功能表

片选代码

GBA

Y3Y2Y1Y0

5.集成2—4译码器的扩展应用

（1）用一块74LS139和74LS04构成3—8译码器。

（2）用两块74LS139按级联方式构成3—8译码器。

（3）两个相邻实验台的74LS139按级联方式构成4—16译码器。

实验三一位全加器

一、实验目的

学习EDA设计技术和ispLEVER的使用方法，

掌握全加器的逻辑功能。

二、实验器材

装有EDA设计软件ispLEVER的计算机

JYS-3计算机组成实验箱，数字万用表

使用EDA设计软件和JYS-3实验箱，完成以下实验内容

1.用逻辑门构建1个一位全加器

按图示原理图设计电路，构成一位全加器。

（保存该设计，以备以后使用）

（EDA设计软件ISPEXPERT的使用方法见第3章）

2.将设计好的全加器下载到实验箱的Lattice1032E中，测试其逻辑功能。

实验报告要求（适用于以后各EDA设计实验）

要画出电路的逻辑图并在图上注明所锁定得输入输出引脚号。

将实验结果列成真值表，分析真值表，阐明电路的逻辑功能。

实验四四位加法器

学习逻辑电路的模块法设计技术，

掌握加法器的逻辑功能。

JYS-3计算机组成实验箱

使用EDA设计软件和JYS-3实验箱，完成以下实验内容

1.以全加器为模块构建1个四位加法器

按图示原理图设计电路，构成四位加法器。

2.将设计好的加法器下载到实验箱的Lattice1032E中，测试其逻辑功能。

加法器逻辑功能表

ABC0

C3∑

实验五可控数据取反电路

熟悉EDA设计技术和ispLEVER的使用方法，

熟悉逻辑电路的模块法设计技术，

掌握可控数据取反电路的逻辑功能。

1.构建1个四位数据可控取反电路

按图示原理图设计电路，构成四位数据可控取反电路。

3.将设计扩展为八位数据可控取反电路，下载到实验箱的Lattice1032E中，测试其逻辑功能。

实验六奇偶校验发生器

掌握奇偶校验发生器的逻辑功能。

1.构建1个四位信号奇偶校验发生器

按图示原理图设计电路，构成四位奇偶校验器。

2.将设计好的奇偶校验器下载到实验箱的Lattice1032E中，测试其逻辑功能。

3.将设计扩展为八位信号奇偶校验发生器，下载到实验箱的Lattice1032E中，测试其逻辑功能。

实验七触发器及时序逻辑电路特性的研究

熟悉集成触发器电路芯片，了解并掌握触发器的功能特性；

学习时序逻辑电路的电路构成及功能特性。

数字集成电路74LS112两块，74LS02，74LS08，74LS86，74LS163各一块

1.集成触发器性能测试

测试集成触发器的逻辑功能及异步输入端的作用

按图示原理图连接电路。

用逻辑开关提供电平输入，

用边沿脉冲发生电路提供CP脉冲，用逻辑灯显示输出。

测试触发器的逻辑功能及异步输入端的作用。

特别注意触发沿的作用。

触发器逻辑功能表

CPJK

用逻辑开关提供CP脉冲，观察其作用。

说明：

普通开关通常是靠金属簧片的通断来实现电路接通或关断的。

但金属簧片的通断会有抖动，造成电路的多次接通/关断。

这种开关产生的信号直接用作触发器的时钟脉冲会产生多次触发，使电路不能正常工作。

2.同步四进制可逆计数器

按图示原理图连接电路，构成同步四进制可逆计数器。

测试电路的逻辑功能。

3.同步六进制加法计数器

按图示原理图连接电路，构成同步六进制加法计数器。

利用异步输入端使计数器进入无效状态“111”或“110”，观察其自启动情况。

4.三位扭环计数器

按图示原理图连接电路，构成三位扭环计数器。

利用异步输入端使计数器进入无效状态“101”或“010”，观察其自启动情况。

5.异步十六进制加法计数器

按图示原理图连接电路，构成异步十六进制加法计数器。

（对于TTL集成电路来说，输入端悬空相当于接高电平）

6.集成同步四位计数器的功能测试及应用

（1）测试74LS163的功能特性（清零，置数功能及计数功能）

（2）用74LS163构成十进制计数器

（3）两个相邻实验台的十进制计数器组合成100进制计数器。

实验八触发器和寄存器

掌握触发器的设计方法及其功能特性，

熟悉寄存器的设计方法及其功能特性。

1.设计1个正沿D触发器（直接调用系统模块），

将设计下载到实验箱的Lattice1032E中，测试其逻辑功能。

2.设计1个正沿JK触发器（可直接调用系统模块或按实验电路8—3设计），

3.按图示原理图设计一个四位寄存器

4.按图示原理图设计一个四位移位寄存器

实验九计数器

掌握计数器的设计方法及其功能特性，

熟悉计数器的模块法设计。

1.按图示原理图设计一个可控四进制加法计数器

2.以可控四进制加法计数器为模块构成1个十六进制计数器

实验十序列检测器

熟悉同步时序逻辑电路的功能特性，

学习同步时序逻辑电路的设计方法。

二、实验器材

1.设计要求

设计一个“1001”序列检测器。

其框图如下：

对检测器的要求如下：

在输入端X上串行输入二进制字符串，每当输入序列中出现1001时，在输出端Z产生一个高电平，即Z=1，其他情况Z=0。

典型的输入、输出序列为：

X：

10100100110Z：

00000100100

2.用EDA设计软件设计电路

参考原理电路如下：

3.将设计下载到实验箱的Lattice1032E中，测试其逻辑功能。

实验十一节拍发生器

设计一个四节拍信号发生器，其框图如下：

在时钟脉冲作用下，电路的4各输出轮流有效，表明电路所处的状态，以同步相应操作。

实验十二交通信号控制器

设计一个交通信号控制器，其框图如下：

该控制器的功能要求为，红灯亮4个节拍（R=1），之后绿灯亮3各节拍（G=1），然后黄灯亮1个节拍（Y=1）。

然后再转为红灯亮，如此循环。

实验十三综合实验

掌握组合逻辑电路的功能特性和设计方法，

掌握时序逻辑电路的功能特性和设计方法。

JYS-3计算机组成实验箱和扩展板

使用EDA设计软件和JYS-3实验箱，完成以下实验内容之一

（一）BCD/7段显示译码器

7段数码管主要由7个发光段组成，适当控制各段的亮或灭就可显示数字。

本实验设计一个BCD/七段译码器，将输入的BCD码转为7段显示信号。

输入信号D3、D2、D1、D0由四个拨动开关给出，输出信号a、b、c、d、e、f、g送到扩展板上，通过插线连接数码管的控制端。

本实验中使用共阴极数码管，控制信号为“1”时相应段亮。

（二）8位求补电路

用补码表示带符号数的系统中经常需要进行求补操作。

通常求补操作是按“取反加1”实现的。

本实验设计一个4位或8位可控求补电路。

其功能要求是：

YF=XF

当XF=0时，Y=X

当XF=1时，Y=

其中：

，

（三）串行加法器

串行加法器功能示意如图示。

其中A，B是串行数据输入端，∑是串行数据输出端，X是运算控制信号，CP是时钟脉冲。

当X=1时，A端和B端串行输入两个要相加的数据（低位在前），∑端串行输出两数相加的和。

当X=0时，A和B的输入无效，∑端输出运算结果的高位。

（四）8位串行奇偶校验器

串行奇偶校验功能示意如图示。

其中R复位信号，D是串行数据输入端，Z是校验结果输出端（偶校验），Y是校验状态指示，CP是时钟脉冲。

当R=0时，系统复位，D端输入无效，输出Y=0，Z=0；

当R=1时，电路对D端串行输入的数据进行偶校验，当输入8位数据（1个字节）时，Y=1，Z输出偶校验的结果。

完成8位数据的校验后，若R仍然为1则电路继续对D端输入的后续数据进行偶校验。

（五）四位乘法器

两个四位二进制数的乘法运算为

A=a3a2a1a0,B=b3b2b1b0,P=A×

B=p7p6p5p4p3p2p1p0

乘法运算电路可以采用以下方法实现

1.直接组合逻辑设计

写功能表

a3a2a1a0

b3b2b1b0

p7p65pp4p3p2p1p0

写表达式

画电路图

2.全加器阵列实现

由乘法运算规则可知乘法运算可由全加器阵列实现

3.分步移位加实现

由乘法运算规则可知乘法运算可由分步移位加实现

（六）四位算术逻辑单元

CPU处理数据的核心部件是算术逻辑单元（ALU）。

本实验设计一个四位8功能算术逻辑单元。

其功能要求如下

算逻单元功能表

算术功能

逻辑功能

A加1

A加B

A减1

A减B

A+B

A⊕B