半导体器件物理(第三章-半导体的表面特性).ppt

半导体器件物理(第三章-半导体的表面特性).ppt

《半导体器件物理(第三章-半导体的表面特性).ppt》由会员分享，可在线阅读，更多相关《半导体器件物理(第三章-半导体的表面特性).ppt（40页珍藏版）》请在冰豆网上搜索。

,第三章半导体的表面特性,第3章半导体的表面特性,本章要点,半导体的表面与Si-SiO2系统的特性表面空间电荷区的状态和表面势的概念MOS结构的阈值电压和MOS结构的应用MOS结构的C-V特性金属与半导体接触、肖特基势垒二极管（SBD）,3.1半导体表面与Si-SiO2系统,3.1.1理想的半导体表面,所谓理想的半导体表面是指原子完全有规则的排列且终止于同一平面上。

但显而易见的是，由于表面处晶格原子排列的终止，故表面处的原子存在不饱和共价键，被称为悬挂键。

一般地，一个悬挂键对应一个电子状态，将称其为表面态。

3.1半导体表面与Si-SiO2系统,在制作晶体管和集成电路之前，半导体Si晶体表面需经过仔细研磨、抛光和清洁处理，并确保其良好的平整度。

硅（Si）还是一种较活泼的化学元素，其氧化物SiO2在半导体制备中有着特殊的功用，主要用作为：

绝缘介质层，用于分隔金属膜及其他导电材料；掩蔽层，用于杂质元素的选择性掺杂；钝化，保护器件和晶圆免受外来物质与离子的沾污。

3.1.2Si-SiO2系统及其特性,3.1半导体表面与Si-SiO2系统,在Si-SiO2系统中，至少存在四种因素影响其电学性能的稳定，它们分别是：

可动离子，以钠离子（Na+）为主要对象；固定电荷，通常是一些过剩的硅离子Si+；辐射电离陷阱；界面态，即前述的表面态。

3.1半导体表面与Si-SiO2系统,图中显示了Si晶圆经氧化以后，Si-SiO2界面的结构情形。

实验表明，界面态面密度与晶圆的晶向、氧化炉温、退火工艺等因素有关。

根据所制备的器件不同，理想的情形是将面密度控制在1010/cm2eV以下。

MOS晶体管,3.2表面空间电荷区与表面势,MOS结构是半导体器件结构中两种最基本的结构之一。

图中显示了它构成MOS晶体管的核心结构；显示了由于金属布线而广泛存在于集成电路中的寄生MOS结构。

3.2表面空间电荷区与表面势,3.2.1表面空间电荷区,对于不同的栅压VG，表面空间电荷区存在四种状态：

a.VG=0V平带状态；b.VG0V耗尽状态；d.VG0V反型或强反型状态。

理想MOS结构的条件：

Si-SiO2系统中不存在前述的三种性质的电荷及界面态；金属栅与衬底半导体材料之间的功函数相等。

3.2表面空间电荷区与表面势,a.VG=0V平带状态,MOS结构两端的电压为0，此时衬底Si表面不受任何电场作用，故不存在空间电荷区，因此体电荷密度分布（x）=0,半导体表面能带是平直的。

3.2表面空间电荷区与表面势,b.VG0V多子积累状态,此时，受负栅压的作用，P-Si衬底的多数载流子空穴趋于流向表面，形成一薄层空穴积累层。

由于衬底基准电位为0，故表面势s0，表面处能带将向上弯曲，电荷分布见图。

3.2表面空间电荷区与表面势,c.VG0V耗尽状态,受到正栅压的作用，半导体表面处的空穴趋于流向衬底，从而导致留下一层受主负离子，并构成空间电荷区，此时表面势s0，表面处能带向下弯曲，电荷分布见图。

3.2表面空间电荷区与表面势,d.VG0V反型或强反型状态,当栅极电压VG进一步提高并使得表面势S满足S2FP，半导体表面吸引了更多数量的电子并形成电子反型层，空间电荷区厚度达到最大值Xdmax,表面处能带弯曲如图所示。

3.2表面空间电荷区与表面势,半导体材料的费米势F,Si材料费米势F的定义：

对P-Si和N-Si材料，它们的费米势FP和FN分别为：

室温下：

kT/q=0.026V,3.2表面空间电荷区与表面势,3.2.2表面势,表面势是指半导体表面与半导体衬底之间的电势差，用S表示。

它表征了空间电荷区电荷的变化情况以及表面处能带的弯曲情况。

根据泊松方程,其中,可以得到如下表达式,3.2表面空间电荷区与表面势,另外，表面空间电荷区的电场和电势分布如图所示，它们的表达式分别为：

而表面空间电荷区的电荷面密度QSC可表达为：

P-Si衬底,N-Si衬底,3.3MOS结构的阈值电压,3.3.1理想MOS结构的阈值电压,（以P-Si衬底的MOS结构为例）,定义：

当P型Si半导体表面达到强反型，且反型层电子浓度等于衬底空穴（多子）浓度时，这时所施加的栅极电压VG称作MOS结构的阈值电压，也称开启电压，用VT表示。

VT表达式为（P-Si衬底）：

同理，对N-Si衬底，有,3.3MOS结构的阈值电压,1.金属与半导体的功函数W,3.3.2实际MOS结构的阈值电压,定义：

功函数W是指一个能量位于费米能级EF处的电子从金属或半导体内部逸出到真空中所需要给予它的最小能量。

定义式为：

Si材料在不同掺杂浓度下的功函数WS（单位：

eV）,3.3MOS结构的阈值电压,2.金属与半导体功函数差对VT的影响,图（a）所示是一个普通MOS结构的能带图。

当用金属铝来做栅极时，由于铝的功函数较小，约为WAl=4.13eV,通常小于半导体的功函数，如图。

因此，即使不施加栅压，栅极也会与半导体衬底发生电子交换，见图（b）。

（a）,（b）,3.3MOS结构的阈值电压,（c）,（d）,图（c）所示的是这种电子交换结束时，并且在达到新的平衡态时的能带图。

当栅极金属功函数较小时，半导体表面能带通常向下弯曲。

为使半导体表面能带变平，需要在栅极施加补偿电压VG，如图（d）所示。

数值上，VG=ms。

考虑ms后，VT修正为下式（P-Si）。

3.3MOS结构的阈值电压,3.栅氧化层中有效表面态电荷密度QSS对VT的影响,图（e）显示了栅氧化层中各种正电荷以及Si-SiO2界面的界面态对半导体表面的影响，图中用有效表面态电荷密度QSS来等效，它位于Si-SiO2界面SiO2一侧，这样来等效，便于问题的处理。

图（f）则显示了半导体表面受QSS作用后能带弯曲情形。

（e）,（f）,3.3MOS结构的阈值电压,（g）,（h）,图（g）显示了为平衡SiO2层中有效表面态电荷密度QSS对半导体表面的影响，施加补偿电压VG的情形。

在数值上该补偿电压需满足VG=（QSS/Cox）。

一般地，由于QSS0，因此，有VG0。

图（h）则显示了这种补偿效果，这时半导体表面能带被拉平。

这时MOS结构的阈值电压VT为：

3.3MOS结构的阈值电压,3.3.3MOS结构的应用电荷耦合器件（CCD）,1969年，美国贝尔实验室的两位科学家WillardBoyle（韦拉德博伊尔）和GeorgeSmith（乔治史密斯）发明了电荷耦合器件CCDChargeCoupledDevice。

1.影像信息的采集,作为一种高分辨率的图像传感器，CCD器件拥有许多优异的性能。

它可直接将光信号转换为电信号，电信号再经过放大和模数转换，即可实现图像信号的采集、存储与传输。

目前，它已被广泛应用于电视摄像机、数码相机、扫描仪及各种影像监视仪中。

3.3MOS结构的阈值电压,2.CCD结构单元,CCD结构单元是由一系列紧密排列的MOS电容所构成的，如图所示。

景物的影像光照产生电子-空穴对，对应地在VG端施加一正脉冲，从而产生一势阱。

此时，空穴因带正电荷而被排斥走，电子带负电荷而被吸引进势阱中，这些电子被称为信息电荷，它反映了光照的强弱，并暂时被储存在所谓的电子势阱中。

3.3MOS结构的阈值电压,3.电子势阱的形成与电荷转移,当在MOS电容的栅极突然施加一幅度较高的电压脉冲时，空穴因带正电荷而被迅速赶往衬底，并留下了受主负离子，由于短时间内热激发产生的电子-空穴对数量有限，此时为平衡栅极正电荷，在半导体Si表面栅极正下方产生一个较深的耗尽区，称作势阱。

没有信息电荷（电子）的势阱称为空阱；当势阱里的电荷主要以自由电子为主时，我们称其为满阱，如图（a）、（b）所示。

（a）,（b）,3.3MOS结构的阈值电压,（c）,（d）,势阱中信息电荷的转移是CCD器件重要的工作机理，如图（c）、（d）所示。

a、b、c三个电极上施加有不同的电压脉冲，且有V3V2V1，因此，c势阱中的电势能最低，当b阱中有信息电荷时，在V3脉冲的作用下，将会转移到c阱中，实现信息转移。

3.4MOS结构的C-V特性,3.4.1MOS电容,从结构上看，MOS结构实际上构成了一个电容器，它的栅电极构成了该电容器的上电极，而下面的半导体衬底则构成了电容器的下电极。

前面的分析已经表明，当在金属栅极上施加不同的电压时，在半导体衬底的表面会感应出空间电荷区以及反型层或者多数载流子的积累层。

另外，我们也注意到这个下电极，即半导体衬底的表面在带电情形时与普通电容器的带电情形存在一定的区别，这告诉我们这种MOS电容器应当与普通电容器存在一定的区别。

图示电路中的C是一个MOS电容，由于单位面积的电容量较小，MOS电容也只能制作小容量电容，一般小于100PF。

3.4MOS结构的C-V特性,3.4.2理想MOS电容的C-V特性,由于MOS电容也是一种非线性电容，即是它的电容值是随着施加在它上面的直流偏压而改变的，因此实质上是一种微分电容。

图示为一种测量MOS电容的原理电路。

其中V为直流偏压，V=u为测量信号。

定义：

或者近似,3.4MOS结构的C-V特性,1.栅极直流偏压满足VG0,（以P-Si为衬底）,当栅极施加负偏压时，P-Si表面感应出多子空穴的积累层，该空穴积累层紧靠Si表面，因此，负栅直流偏压在一定范围变化时，MOS电容值C（V）=Cox不变。

2.栅极直流偏压满足0VGVT,设VG=V，则有,因此,3.4MOS结构的C-V特性,等效电路如图所示。

CS满足,其中，Si为硅的相对介电常数11.9，xd为表面空间电荷区厚度。

3.栅极直流偏压满足VGVT,3.4MOS结构的C-V特性,i）高频情况（f1kHz）,ii）低频情况（f100Hz）,理想C-V特性曲线,3.4MOS结构的C-V特性,3.4.3实际MOS电容的C-V特性,1.金属-半导体功函数差对C-V特性的影响,受金属栅极与半导体衬底材料功函数的不同，当它们之间的接触电势差为ms时，曲线将平移该数值，如图所示。

对于绝大部分金属，由于ms0，故曲线发生左移。

是理想情形；为平移后情形。

3.4MOS结构的C-V特性,2.Si-SiO2系统中有效正电荷面密度QSS的影响,受栅氧化层正电荷以及Si-SiO2界面的界面态的影响（通常用QSS来表达），实测C-V曲线通常会发生往左偏移，其偏移量为QSS/Cox。

图示为理想曲线；为实测曲线。

考虑到上述两因素，C-V曲线总的平移量为：

3.4MOS结构的C-V特性,3.4.4MOS电容在集成电路中的应用,集成电路中的MOS电容器。

集成MOS电容因需占据较大面积，一般单独占用一隔离区，并使用N型衬底。

上图是MOS电容器的剖面图，采用PN结隔离，而下图则是其版图。

3.5金属与半导体接触,3.5.1金属-半导体接触,金属与半导体接触主要是为形成半导体器件的电极系统和完成集成电路中的互连线（即电路的布线），使用最多的金属是Al，其他如Ti、Ni、Cu、Ag、Au等也较常用，如图（a）。

金属-半导体接触可以形成所谓的整流接触和欧姆接触，其伏安特性见图（b）所示。

（a）,（b）,3.5金属与半导体接触,3.5.2肖特基势垒与整流接触,（c）,（d）,设有一金属和一N型半导体，它们未接触前，能带图如图（c）所示，并假设有WmWs。

当它们紧密接触以后，所形成的能带图如图（d）所示，并产生一势垒，称其为肖特基势垒，势垒高度为qVD=EFS-EFm。

3.5金属与半导体接触,关于整流接触的热电子发射理论,热电子发射理论认为：

在一定温度T下，总有少量位于费米能级EFm附近的电子因获得足够能量而逸出金属表面，这种现象称为热电子发射。

同样地，对于半导体来说，也总会存在少量位于导带底附近的电子因获得足够能量而逸出其表面的现象发生，见图（a）所示。

3.5金属与半导体接触,图（a）表明，在金属-半导体交界面两侧，金属中将有少量电子突破势垒m进入到半导体一侧，而半导体中也同样会有部分电子越过势垒qVD进入到金属